多路有序优先级和有序环形仲裁器设计 被引量：4

1

作者 杨冬勤 黄航 +1 位作者 张小燕 于忠臣 《计算机工程》 CAS CSCD 北大核心 2011年第24期236-238,共3页

为解决传统仲裁器不能记忆请求顺序的问题,设计多路有序优先级仲裁器和有序环形仲裁器。通过先入先出(FIFO)电路来保存请求的先后顺序,将FIFO电路分别与优先级仲裁器和环形仲裁器组合,从而构成有序仲裁器。实验结果表明,该设计能简化复... 为解决传统仲裁器不能记忆请求顺序的问题,设计多路有序优先级仲裁器和有序环形仲裁器。通过先入先出(FIFO)电路来保存请求的先后顺序,将FIFO电路分别与优先级仲裁器和环形仲裁器组合,从而构成有序仲裁器。实验结果表明,该设计能简化复杂度,提高仲裁器处理请求能力,但延时和面积性能略有下降。 展开更多

关键词 有序仲裁器 优先级仲裁器 环形仲裁器 先入先出电路 令牌

在线阅读 下载PDF 职称材料

一种改进的高速彩票总线仲裁器 被引量：1

2

作者 吴睿振 杨银堂 +1 位作者 张丽 周端 《电子与信息学报》 EI CSCD 北大核心 2014年第8期2016-2022,共7页

随着半导体工艺的发展,片上系统(System-on-Chip,SoC)内部集成的不同功能IP(Intellectual Property)核越来越多。各IP核通过总线方式连接,多核同时抢占总线很大地制约了片上系统的性能。高效的总线仲裁器可以解决多核抢占总线引起的冲... 随着半导体工艺的发展,片上系统(System-on-Chip,SoC)内部集成的不同功能IP(Intellectual Property)核越来越多。各IP核通过总线方式连接,多核同时抢占总线很大地制约了片上系统的性能。高效的总线仲裁器可以解决多核抢占总线引起的冲突和竞争问题,提升片上系统性能。该文提出一种改进的高速彩票总线仲裁器。使用4相双轨协议代替时钟实现彩票抽取机制以防止彩票丢弃,采用异步流水线交叉并行的工作方式以提升工作速度。在NINP(NonIdling and NonPreemptive)模型下通过65 nm CMOS工艺的Xilinx Virtex5板级验证,相比经典彩票仲裁器和动态自适应彩票仲裁器,具有更好的带宽分配功能,有效避免"撑死"和"饿死"现象,工作速度提高49.2%以上,具有一定的功耗优势,适用于有速度要求的多核片上系统。 展开更多

关键词 片上系统(SoC) 总线仲裁器 4相双轨协议 彩票仲裁器

在线阅读 下载PDF 职称材料

一款基于多处理器片上系统的动态自适应仲裁器 被引量：4

3

作者 徐懿 李丽 +3 位作者 杜高明 张宇昂 张冰 高明伦 《计算机研究与发展》 EI CSCD 北大核心 2008年第6期1085-1092,共8页

随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.... 随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.它可以自动调节各个处理器占据的总线带宽,避免饥饿现象.基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了68%的任务完成时间,缩短了78%的总线等待时间,并且能更好地控制各处理器的总线带宽. 展开更多

关键词 多处理器片上系统 动态自适应仲裁器 时分复用 lottery总线 总线带宽

在线阅读 下载PDF 职称材料

适用于虚通道路由器的高性能round-robin仲裁器 被引量：3

4

作者 张哲 高小鹏 龙翔 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2007年第6期743-747,共5页

分析了交换结构规模不同的2类典型的虚通道路由器体系结构,指出了交换结构规模对调度机制和仲裁器体系结构的显著影响.在轮转(round-robin)仲裁器PPE的基础上,提出了分别适用于上述2类路由器的改进型PPE仲裁器体系结构.改进型仲裁器将... 分析了交换结构规模不同的2类典型的虚通道路由器体系结构,指出了交换结构规模对调度机制和仲裁器体系结构的显著影响.在轮转(round-robin)仲裁器PPE的基础上,提出了分别适用于上述2类路由器的改进型PPE仲裁器体系结构.改进型仲裁器将原有关键路径中的处理步骤转移到非关键路径中,并行实现了关键路径中的重要处理步骤,通过缩短关键路径改善了仲裁器的性能;同时通过调整仲裁流程消除了上述改进对资源成本的负面影响.基于TSMC 0.35μm CMOS工艺实现了不同规模的PPE和2种改进型仲裁器体系结构.实验结果表明上述2种改进型仲裁器比PPE仲裁器的性能分别提高12%和17%以上,并且在多数情况下同时减少了实现面积. 展开更多

关键词 虚通道 路由器 调度 仲裁器 轮转

在线阅读 下载PDF 职称材料

TFT-LCD驱动中SDRAM控制器的仲裁器设计 被引量：2

5

作者 薛家祥 黄泽林 +1 位作者 沈栋 陈晓仕 《液晶与显示》 CAS CSCD 北大核心 2013年第6期877-882,共6页

针对TFT-LCD驱动中常用SDRAM控制器的不足,在FPGA器件上设计了SDRAM控制器的仲裁器;仲裁器根据TFT-LCD驱动的特点分配SDRAM控制器使用权,实现了在TFT-LCD正常显示的同时外部设备可在任意时刻连续地向SDRAM写入数据,而不出现数据丢失或... 针对TFT-LCD驱动中常用SDRAM控制器的不足,在FPGA器件上设计了SDRAM控制器的仲裁器;仲裁器根据TFT-LCD驱动的特点分配SDRAM控制器使用权,实现了在TFT-LCD正常显示的同时外部设备可在任意时刻连续地向SDRAM写入数据,而不出现数据丢失或者错误的现象。文章从FIFO深度、SDRAM突发长度和不同模块时钟频率等方面考虑,介绍了仲裁器的设计方法,给出了仲裁器各项参数值的设计公式。实验结果表明设计的有效性。 展开更多

关键词 TFT—LCD驱动 SDRAM控制器 仲裁器

在线阅读 下载PDF 职称材料

可重构多路仲裁器 被引量：1

6

作者 姜晶菲 唐玉华 崔向东 《计算机工程与设计》 CSCD 北大核心 2009年第1期1-3,215,共4页

多路仲裁器的设计不仅涉及到协议实现,还必须考虑复杂的时序控制,根据具体应用的不同设计的特异性较强。提出了模块化的可重构多路仲裁器结构并进行了具体设计。可重构多路仲裁器能够进行仲裁逻辑的动态重构,可方便地适应不同规模和复... 多路仲裁器的设计不仅涉及到协议实现,还必须考虑复杂的时序控制,根据具体应用的不同设计的特异性较强。提出了模块化的可重构多路仲裁器结构并进行了具体设计。可重构多路仲裁器能够进行仲裁逻辑的动态重构,可方便地适应不同规模和复杂度的通信要求,并规则地解决了异步时钟域信号转换的问题,使得仲裁器具有一定的可变性和快速实现性,其设计模式能适应较大范围接口应用。 展开更多

关键词 FPGA 动态重构 仲裁器 异步时钟域 通信

在线阅读 下载PDF 职称材料

用于片上网络的准延时不敏感全异步仲裁器 被引量：1

7

作者 管旭光 杨银堂 朱樟明 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2011年第3期83-89,共7页

针对传统片上网络不同方向请求信号之间的优先级动态变化带来的服务质量问题,设计了一种延时不敏感全异步仲裁器.这种仲裁器具有自检测优先级功能,可以通过动态检测输入请求的优先级变化来自动选择两种输出方式(优先输出方式和顺序输出... 针对传统片上网络不同方向请求信号之间的优先级动态变化带来的服务质量问题,设计了一种延时不敏感全异步仲裁器.这种仲裁器具有自检测优先级功能,可以通过动态检测输入请求的优先级变化来自动选择两种输出方式(优先输出方式和顺序输出方式),解决了传统片上网络中的静态仲裁机制带来的端口服务固定化问题.通过将输入请求锁存使仲裁模块和输出模块解耦合,大大提高了仲裁的稳定性.使用门限门使整个仲裁器准延时不敏感.最后,在0.18μm标准CMOS工艺下实现了此仲裁器,结果表明,此全异步仲裁器平均仲裁时间为1.175 ns,平均动态功耗为1.53mW,可以满足高速片上网络的仲裁要求. 展开更多

关键词 片上网络 动态仲裁器 全异步 门限门 准延时不敏感

在线阅读 下载PDF 职称材料

i860多机系统中串行链循环优先权总线仲裁器 被引量：2

8

作者 柳瑞恒 黄国勇 《小型微型计算机系统》 CSCD 北大核心 1994年第5期1-7,共7页

本文介绍了一种总线仲裁器的逻辑电路。它具有仲裁开销小，扩展性好，各模块公平占用总线等特点。很适合应用于共享总线的多处理器系统中。

关键词 循环优先权 多机系统 总线仲裁器

在线阅读 下载PDF 职称材料

基于仲裁器PUF的SRAM FPGA防克隆技术设计与实现 被引量：1

9

作者 丁浩 王建业 吕方旭 《半导体技术》 CAS CSCD 北大核心 2015年第4期273-277,共5页

为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路。该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID。在此ID的控制下,被保护电路只能在指定... 为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路。该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID。在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的。防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等三部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用。最后在FPGA开发平台上证明了该电路的可行性。 展开更多

关键词 防克隆 现场可编程门阵列(FPGA) 仲裁器 物理不可克隆函数(PUF) 静态随机存储器(SRAM)

在线阅读 下载PDF 职称材料

分布式总线仲裁器的设计 被引量：2

10

作者 赵国鸿 吴虎城 《计算机工程与科学》 CSCD 1998年第2期9-12,68,共5页

本文介绍了两种分布式总线仲裁器的设计，一种是基于优先权仲裁策略，一种是基于请求时间的公平仲裁策略。另外，还介绍了一种利用时间计数器实现紧急请求的方法。

关键词 多处理机系统 分布式总线 仲裁器 设计

在线阅读 下载PDF 职称材料

基于CPLD/FPGA的PCI仲裁器实现 被引量：1

11

作者 孙方 代作晓 +1 位作者 华建文 窦秀明 《科学技术与工程》 2006年第22期3634-3636,共3页

介绍了PCI仲裁的原理,在此基础上描述了基于CPLD/FPGA的一种具有循环优先级通用的PCI仲裁器设计方案,并采用Verilog硬件描述语言设计实现,给出了仿真结果。

关键词 PCI总线 仲裁器 PCI规范 循环优先级 有限状态机

在线阅读 下载PDF 职称材料

随机争用仲裁器

12

作者 杨晶鑫 张文龙 《计算机工程》 CAS CSCD 北大核心 2003年第2期161-162,220,共3页

在一些对资源使用率经常发生变化的系统中，采用固定仲裁准则的仲裁器不很理想。文章提出利用随机争用仲裁方法来设计仲裁器，可以很好地解决公平竞争和优先竞争以及竞争概率调节的问题，并给出了均匀分布和优先分布的几组识别码以及仲... 在一些对资源使用率经常发生变化的系统中，采用固定仲裁准则的仲裁器不很理想。文章提出利用随机争用仲裁方法来设计仲裁器，可以很好地解决公平竞争和优先竞争以及竞争概率调节的问题，并给出了均匀分布和优先分布的几组识别码以及仲裁器的基本结构。 展开更多

关键词 随机争用仲裁器 仲裁器 识别码 概率计算 寄存器

在线阅读 下载PDF 职称材料

新型异步树型仲裁器设计

13

作者 徐阳扬 周端 +1 位作者 杨银堂 弥晓华 《半导体技术》 CAS CSCD 北大核心 2008年第2期176-178,共3页

树型仲裁器是异步电路中常用的电路,它的性能和鲁棒性对整个系统有很大的影响。针对以往树型仲裁器在设计和应用方面存在的问题,设计并实现了一种新型异步树型仲裁器,提高了异步树型仲裁器的鲁棒性。该仲裁器采用了插入差分电路和隔断... 树型仲裁器是异步电路中常用的电路,它的性能和鲁棒性对整个系统有很大的影响。针对以往树型仲裁器在设计和应用方面存在的问题,设计并实现了一种新型异步树型仲裁器,提高了异步树型仲裁器的鲁棒性。该仲裁器采用了插入差分电路和隔断两级逻辑电路的方法,避免了毛刺的出现。通过重新设计C单元,避免了现有树型仲裁器的死锁问题。在CSMC 0.5μmCMOS工艺下,该仲裁器的最短数据传输时间为4.37 ns,电路平均功耗为50.815 nW。 展开更多

关键词 树型仲裁器 异步 C单元

在线阅读 下载PDF 职称材料

一种环形网络的可扩展流水仲裁器设计

14

作者 任秀江 施晶晶 谢向辉 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2015年第8期86-93,共8页

对环形网络的仲裁器结构进行研究,提出了一种可扩展流水仲裁器结构,能够同时完成通信缓冲和通信链路的分配.对14个通信节点互连进行了建模模拟,各节点命中数量差值小于5%,该结构仲裁器具有较好的仲裁公平性;然后采用Chartered 65nm工艺... 对环形网络的仲裁器结构进行研究,提出了一种可扩展流水仲裁器结构,能够同时完成通信缓冲和通信链路的分配.对14个通信节点互连进行了建模模拟,各节点命中数量差值小于5%,该结构仲裁器具有较好的仲裁公平性;然后采用Chartered 65nm工艺对RTL设计进行了时序综合实验,关键通路延迟比同等规模的全交叉开关结构降低36.8%;同时该仲裁结构中的仲裁核心逻辑时序受互连规模变化影响较小,具有一定的可扩展性. 展开更多

关键词 仲裁器 片上互连 环形网络 可扩展设计

在线阅读 下载PDF 职称材料

一种采用双层仲裁机制的新型总线仲裁器 被引量：1

15

作者 刘露 周小锋 +2 位作者 朱樟明 周端 杨银堂 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2017年第1期12-17,105,共7页

随着系统芯片复杂度的持续提升,不断增加的带宽需求和不可预测的线延迟使总线逐步成为提高系统芯片性能的瓶颈.总线仲裁器对系统芯片的性能起决定作用,所以对高效仲裁器的研究具有重要意义.鉴于仲裁器赋权的决策由不依赖硬件结构的仲裁... 随着系统芯片复杂度的持续提升,不断增加的带宽需求和不可预测的线延迟使总线逐步成为提高系统芯片性能的瓶颈.总线仲裁器对系统芯片的性能起决定作用,所以对高效仲裁器的研究具有重要意义.鉴于仲裁器赋权的决策由不依赖硬件结构的仲裁算法确定,所以创建了一种验证仲裁器性能的软件仿真平台,并利用该仿真平台设计了一种基于双层仲裁器结构和层间判断的新型仲裁器.仿真结果表明,新型仲裁器实际赋权的比例与目的带宽比之间的均方差比两款传统仲裁器的分别降低了54.4%和50.8%,实现了赋权比例与目的带宽比的逼近. 展开更多

关键词 系统芯片 总线 仲裁器 双层仲裁 带宽比

在线阅读 下载PDF 职称材料

多优先级通用路由仲裁器的设计实现 被引量：2

16

作者 周刚华 邹德财 卢晓春 《小型微型计算机系统》 CSCD 北大核心 2020年第3期593-597,共5页

随着芯片工艺的不断发展和多核技术的广泛应用,片上网络上实现路由功能的系统占比越来越高,为更好地处理片上路由系统中多路由多模块同时请求仲裁的情况,本文设计实现两种适用于大多数片上网络结构的多优先级通用仲裁器,通过改善仲裁器... 随着芯片工艺的不断发展和多核技术的广泛应用,片上网络上实现路由功能的系统占比越来越高,为更好地处理片上路由系统中多路由多模块同时请求仲裁的情况,本文设计实现两种适用于大多数片上网络结构的多优先级通用仲裁器,通过改善仲裁器的结构,来优化仲裁器的各项性能指标.仿真结果表明:多优先级仲裁器与单优先级仲裁器相比在硬件资源占用、最大工作频率、最大输出时延等方面均得到一定程度的优化. 展开更多

关键词 片上网络 路由仲裁器 可轮循 多优先级

在线阅读 下载PDF 职称材料

一种固定优先级分布式总线仲裁器的设计方法及性能评价 被引量：3

17

作者 田俊峰 张权雄 《河北大学学报（自然科学版）》 CAS 1995年第2期45-49,共5页

在多处理机系统中，总线仲裁器直接影响着系统性能。本文提出了一种固定优先级分布式总线裁决器的设计方法。最后，通过几个实例对其适应性及其性能作了简要分析。

关键词 多处理机系统 总线仲裁器 设计 分布式 硬件设计

在线阅读 下载PDF 职称材料

具有服务仲裁机制的内存数据库管理器的研究与设计

18

作者 宋广华 杨长生 石教英 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2002年第3期247-250,共4页

介绍了一个具有服务仲裁机制的多线程内存数据库管理器 (CS2 1)的研究与设计 ,重点阐述了 CS2 1中的数据库服务仲裁器 (DSM) .DSM采用指数平均法进行消息执行时间的预测 :如果一个消息预计可以在给定的时限内执行完 ,则该服务请求将被接... 介绍了一个具有服务仲裁机制的多线程内存数据库管理器 (CS2 1)的研究与设计 ,重点阐述了 CS2 1中的数据库服务仲裁器 (DSM) .DSM采用指数平均法进行消息执行时间的预测 :如果一个消息预计可以在给定的时限内执行完 ,则该服务请求将被接受 ;否则就被抛弃 ,以提高系统的实时性 .另外 ,还简述了 CS2 1中的内存管理及数据索引技术 .该系统已经在一个移动通信系统中得到了应用 ,实际应用表明 ,DSM对系统负荷进行了有效的控制 。 展开更多

关键词 服务仲裁器 Hash索引 内存数据库管理器 数据库系统 研究 设计

在线阅读 下载PDF 职称材料

通用多通道高性能DMA控制器设计 被引量：12

19

作者 梁科 李国峰 +3 位作者 王锦 董海坤 高静 秦世才 《天津大学学报》 EI CAS CSCD 北大核心 2008年第5期621-626,共6页

直接存储器存取(DMA)是计算机应用系统中用于提高数据传输速率和微处理器使用效率的一项重要技术.文中提出了一种功能较为完备的通用多通道DMA控制器的设计方法,给出了系统仿真和测试结果.该控制器具有8通道,支持优先级和轮转相结合的... 直接存储器存取(DMA)是计算机应用系统中用于提高数据传输速率和微处理器使用效率的一项重要技术.文中提出了一种功能较为完备的通用多通道DMA控制器的设计方法,给出了系统仿真和测试结果.该控制器具有8通道,支持优先级和轮转相结合的仲裁机制,利用地址掩码和指针实现FIFO型环形缓冲.采用流水线结构设计,支持硬件握手模式和链表描述符传输方式,具有传输速度快和编程灵活的优点,适用于网络通信、多媒体处理等多种应用领域. 展开更多

关键词 直接存储器存取 多通道 仲裁器 环形缓冲 硬件握手 流水线 链表描述符

在线阅读 下载PDF 职称材料

可设置仲裁优先程度的NOC路由节点设计 被引量：3

20

作者 武畅 李玉柏 +2 位作者 彭启琮 柴松 杨中明 《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第5期645-648,共4页

针对片上网络(NOC)具体应用中各个IP之间出现不同的通信情况的问题,提出了一种可设置仲裁优先程度的NOC路由节点。该节点采用基于Lottery算法的仲裁机制,取代了目前NOC路由节点中广泛采用的轮询调度(RR)仲裁机制,可以根据具体应用的通... 针对片上网络(NOC)具体应用中各个IP之间出现不同的通信情况的问题,提出了一种可设置仲裁优先程度的NOC路由节点。该节点采用基于Lottery算法的仲裁机制,取代了目前NOC路由节点中广泛采用的轮询调度(RR)仲裁机制,可以根据具体应用的通信状况来设定仲裁响应的优先程度。在NOC路由节点中,设计了内部TUM(时间单元复用)的传输机制来解决不同输入口竞争同一输出口所带来的节点内部阻塞问题,使得即使在有多个端口竞争同一端口的情况下,路由节点仍然能保证输入的数据包和进入输出缓冲的数据包数量上的一致,大大提高了路由节点的处理性能。 展开更多

关键词 片上网络 路由节点 仲裁器 优先级 仿真

在线阅读 下载PDF 职称材料