-
题名部分耗尽SOI ESD保护电路的研究
被引量：2
- 1
-
-
作者
汤仙明
韩郑生
-
机构
杭州士兰微电子股份有限公司
中国科学院微电子研究所
-
出处
《电子器件》
CAS
北大核心
2012年第2期208-211,共4页
-
文摘
为了解决SOI技术的ESD问题,我们设计了一种适用于部分耗尽SOI的栅控二极管结构的ESD保护电路,并进行了ESD实验。通过实验研究了SOI顶层硅膜厚度、栅控二极管的沟道长度和沟道宽度,限流电阻以及电火花隙等因素对保护电路抗ESD性能的影响,我们发现综合考虑这些因素,就能够在SOI技术上获得良好的抗ESD性能。
-
关键词
绝缘衬底上的硅
静电放电
栅控二极管
人体放电模型
-
Keywords
SOI
ESD
gated diode
HBM
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
-
题名两种提高DRAM接口模块抗静电能力的方法
- 2
-
-
作者
刘海飞
付永朝
张晓晨
陈婷
高旭东
-
机构
西安紫光国芯半导体有限公司
-
出处
《中国集成电路》
2017年第6期41-44,64,共5页
-
文摘
随着工艺不断的发展,芯片越来越容易被静电放电(ESD)冲击损坏。在动态随机存取存储器(DRAM)芯片中最容易被ESD损坏的模块就是接口(I/O)模块。本文针对DRAM接口模块被ESD损坏的两种情况,提出两种不同的改进方法,实现DRAM芯片抗ESD能力的大幅提高。
-
关键词
静电放电
接口
栅极接地NMOS
人体放电模型
-
Keywords
ESD
I/O
ggNMOS, HBM
-
分类号
TN40
[电子电信—微电子学与固体电子学]
TP333
[自动化与计算机技术—计算机系统结构]
-
-
题名功率VDMOS器件ESD防护结构设计研究
- 3
-
-
作者
毕向东
张世峰
韩雁
-
机构
广东粤晶高科股份有限公司
浙江大学微电子与光电子研究所
-
出处
《半导体技术》
CAS
CSCD
北大核心
2011年第8期604-608,共5页
-
文摘
随着半导体工艺的不断发展,器件的特征尺寸在不断缩小,栅氧化层也越来越薄,使得器件受到静电放电破坏的概率大大增加。为此,设计了一种用于保护功率器件栅氧化层的多晶硅背靠背齐纳二极管ESD防护结构。多晶硅背靠背齐纳二极管通过在栅氧化层上的多晶硅中不同区域进行不同掺杂实现。该结构与现有功率VDMOS制造工艺完全兼容,具有很强的鲁棒性。由于多晶硅与体硅分开,消除了衬底耦合噪声和寄生效应等,从而有效减小了漏电流。经流片测试验证,该ESD防护结构的HBM防护级别达8 kV以上。
-
关键词
纵向双扩散金属氧化物半导体
静电损伤防护
多晶硅齐纳二极管
开启电压
人体静电放电模型
-
Keywords
vertical double-diffused metal oxide semiconductor（VDMOS）
ESD protection
polysilicon zener diode
trigger voltage
HBM
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
