期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于最优模平方模块的二进制域模逆架构
1
作者
王卫江
蒋宇杰
+2 位作者
张靖奇
郝越
党华
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2024年第12期1310-1316,共7页
基于Itoh-Tsujii algorithm(ITA)算法,提出了一种具有级联模平方模块的新型低延迟架构,并推导出了该架构的时钟周期延迟,级联模平方模块的复杂度可以通过矩阵重量进行评估.采用可移动的内部流水线层级来优化关键路径.使用Virtex-7 FPGA...
基于Itoh-Tsujii algorithm(ITA)算法,提出了一种具有级联模平方模块的新型低延迟架构,并推导出了该架构的时钟周期延迟,级联模平方模块的复杂度可以通过矩阵重量进行评估.采用可移动的内部流水线层级来优化关键路径.使用Virtex-7 FPGA平台进行实验,分别给出了对于GF(2163)、GF(2283)和GF(2571)三个二进制域上的最优模平方模块(optimal exponentiation blocks,OEBs).此外,为了便于比较,在Virtex-4 FPGA平台进行了测试,并与现有研究成果进行了对比.结果显示,基于OEBs的架构性能具有显著的提升,本文架构在3个域中的延迟相较于现有研究分别至少具有9.09%,10.81%以及428.95%的提升.
展开更多
关键词
椭圆曲线密码学
二进制域模逆
Itoh-Tsujii算法
现场可编程门阵列
在线阅读
下载PDF
职称材料
题名
基于最优模平方模块的二进制域模逆架构
1
作者
王卫江
蒋宇杰
张靖奇
郝越
党华
机构
北京理工大学集成电路与电子学院
出处
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2024年第12期1310-1316,共7页
文摘
基于Itoh-Tsujii algorithm(ITA)算法,提出了一种具有级联模平方模块的新型低延迟架构,并推导出了该架构的时钟周期延迟,级联模平方模块的复杂度可以通过矩阵重量进行评估.采用可移动的内部流水线层级来优化关键路径.使用Virtex-7 FPGA平台进行实验,分别给出了对于GF(2163)、GF(2283)和GF(2571)三个二进制域上的最优模平方模块(optimal exponentiation blocks,OEBs).此外,为了便于比较,在Virtex-4 FPGA平台进行了测试,并与现有研究成果进行了对比.结果显示,基于OEBs的架构性能具有显著的提升,本文架构在3个域中的延迟相较于现有研究分别至少具有9.09%,10.81%以及428.95%的提升.
关键词
椭圆曲线密码学
二进制域模逆
Itoh-Tsujii算法
现场可编程门阵列
Keywords
elliptic curve cryptography
binary domain modular inversion
Itoh-Tsujii algorithm
field-programmable gate array(FPGA)
分类号
TN47 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于最优模平方模块的二进制域模逆架构
王卫江
蒋宇杰
张靖奇
郝越
党华
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2024
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
