期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA内嵌入式处理器的二维脉冲压缩
被引量：
5
1
作者
谢宜壮
龙腾
《计算机工程》
CAS
CSCD
北大核心
2010年第5期248-249,252,共3页
设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方...
设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程,证明该系统的有效性。
展开更多
关键词
二维脉冲压缩
现场可编程门阵列
嵌入式处理器
DDR
SDRAM控制器
矩阵转置
在线阅读
下载PDF
职称材料
题名
基于FPGA内嵌入式处理器的二维脉冲压缩
被引量：
5
1
作者
谢宜壮
龙腾
机构
北京理工大学雷达技术研究所
出处
《计算机工程》
CAS
CSCD
北大核心
2010年第5期248-249,252,共3页
文摘
设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程,证明该系统的有效性。
关键词
二维脉冲压缩
现场可编程门阵列
嵌入式处理器
DDR
SDRAM控制器
矩阵转置
Keywords
two dimensional pulse compression
FPGA
embedded processor
DDR SDRAM controller
matrix transposition
分类号
N945 [自然科学总论—系统科学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA内嵌入式处理器的二维脉冲压缩
谢宜壮
龙腾
《计算机工程》
CAS
CSCD
北大核心
2010
5
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
