DSP处理器二级缓存的结构优化研究 被引量：1

1

作者 安昕辰 《计算机工程与科学》 北大核心 2025年第1期10-17,共8页

近年来自动驾驶、医用仪器、智能家居等领域涌现出的新应用对DSP处理器的实时性和数据吞吐能力提出了更高的要求。多级缓存结构在DSP中的使用引入了因缓存缺失和一致性维护等过程带来的延迟不确定性。针对长延时访问导致的性能下降问题... 近年来自动驾驶、医用仪器、智能家居等领域涌现出的新应用对DSP处理器的实时性和数据吞吐能力提出了更高的要求。多级缓存结构在DSP中的使用引入了因缓存缺失和一致性维护等过程带来的延迟不确定性。针对长延时访问导致的性能下降问题,提出将缺失缓冲区和逐出缓冲区合并,在运行时灵活分配缓冲条目的功能,以提高缓冲区利用率。针对L1 Cache、L2 Cache间一致性维护信息同步效率低的问题,提出利用无效化地址的连续性,将无效化信息非阻塞地同步到监听过滤器。测试结果表明,生产者-消费者场景下包含大量脏数据更新的程序性能提高了19.91%,32行无效化信息的同步时间从61个时钟周期降低到16个时钟周期。 展开更多

关键词 DSP 二级缓存 流水线 一致性

在线阅读 下载PDF 职称材料

用于二级缓存的一种改进的自适应缓存管理算法 被引量：7

2

作者 孙国忠 袁清波 +1 位作者 陈明宇 樊建平 《计算机研究与发展》 EI CSCD 北大核心 2007年第8期1331-1338,共8页

在机群系统或数据库服务器等应用环境下,由于本地内存资源限制,某些大内存应用与磁盘交互过多,会严重损害其性能.在高速网络支持下,把其他节点内存或采用专门的内存服务器作为系统的二级缓存,可减少对磁盘访问并提高应用性能.在二级缓... 在机群系统或数据库服务器等应用环境下,由于本地内存资源限制,某些大内存应用与磁盘交互过多,会严重损害其性能.在高速网络支持下,把其他节点内存或采用专门的内存服务器作为系统的二级缓存,可减少对磁盘访问并提高应用性能.在二级缓存应用模式下,基于LIRS算法并对其存在的缺点进行改进,提出了一种自适应缓存管理算法LIRS-A.LIRS-A可根据应用访问特征自适应调整,避免了LIRS不适应某些具有时间局部性模式的情况.在TPC-H应用中,LIRS-A比LIRS最多有7.2%的性能提升;在网络流分析数据库的典型Groupby查询中,LIRS-A比LIRS的命中率最多可提高31.2%. 展开更多

关键词 缓存替换 LIRS LIRS-A PPM 二级缓存 TPC-H

在线阅读 下载PDF 职称材料

基于连续缓存和二级缓存的DFTL改进算法 被引量：5

3

作者 姚英彪 沈佐兵 《计算机研究与发展》 EI CSCD 北大核心 2014年第9期2012-2021,共10页

DFTL(demand-based FTL)是一种根据负载访问特点动态加载映射项到缓存中的知名FTL(flash translation layer)算法,但是它没有考虑到请求的空间局部性,而且缓存中的一个映射项剔除就可能会导致翻译页的更新,缓存中映射项的频繁剔除又会... DFTL(demand-based FTL)是一种根据负载访问特点动态加载映射项到缓存中的知名FTL(flash translation layer)算法,但是它没有考虑到请求的空间局部性,而且缓存中的一个映射项剔除就可能会导致翻译页的更新,缓存中映射项的频繁剔除又会导致额外的擦除操作.在DFTL的基础上,提出了SDFTL(sequential/second cache DFTL)算法.SDFTL新设置连续缓存和二级缓存,连续缓存通过预取映射信息,利用请求的空间局部性,提高了FTL对连续负载的处理性能;二级缓存通过暂存从一级缓存中剔除的、发生更新的映射项,并采取批量更新策略回写到闪存,减少了闪存的翻译页写回次数和擦除次数.利用实际负载做的实验结果显示,SDFTL相比DFTL缓存命中率平均提高41.57%,擦除次数平均减少23.08%,响应时间平均减少17.74%. 展开更多

关键词 NAND闪存 固态硬盘 闪存转换层 二级缓存 空间局部性

在线阅读 下载PDF 职称材料

一种集群文件系统二级缓存协同置换算法

4

作者 韩宗芬 林运章 +2 位作者 金海 岳建辉 徐婕 《计算机工程与科学》 CSCD 2004年第9期54-56,共3页

集群文件系统二级缓存置换算法中 ,某一存储节点的二级缓存单点不命中会破坏集群文件系统的并行性 ,从而降低其他存储节点二级缓存的效率 ,进而降低系统缓存的整体命中率。本文提出了存储节点间协同置换的概念 ,并设计了置换算法CMQ。... 集群文件系统二级缓存置换算法中 ,某一存储节点的二级缓存单点不命中会破坏集群文件系统的并行性 ,从而降低其他存储节点二级缓存的效率 ,进而降低系统缓存的整体命中率。本文提出了存储节点间协同置换的概念 ,并设计了置换算法CMQ。仿真结果表明 ,与LRU、LFU和MQ等传统置换算法相比 ,CMQ算法命中率有了显著提高。 展开更多

关键词 集群文件系统 二级缓存 协同置换 CMQ

在线阅读 下载PDF 职称材料

基于边际增益的二级缓存动态分配策略

5

作者 姚念民 刁莹 韩永 《计算机工程》 CAS CSCD 2013年第12期27-30,共4页

现有的ULC机制可有效减少多级缓存的数据冗余,并解决存储服务器端缓存访问的局部性较弱问题,但在存储服务器连接多个应用服务器的情况下,现有ULC在分配缓存容量时不能使存储服务器端缓存资源的边际收益最大化。为此,提出一种多应用共享... 现有的ULC机制可有效减少多级缓存的数据冗余,并解决存储服务器端缓存访问的局部性较弱问题,但在存储服务器连接多个应用服务器的情况下,现有ULC在分配缓存容量时不能使存储服务器端缓存资源的边际收益最大化。为此,提出一种多应用共享缓存的二级缓存动态分配策略MG-ULC。该策略以ULC机制为基础,给出以边际增益为考虑因素的缓存分配的理论依据,并根据各应用的访问模式在二级缓存的边际增益动态分配缓存容量。实验结果表明,随着各应用服务器访问模式的变化,MG-ULC能比ULC更合理地分配二级缓存,从而达到更高的缓存利用率。 展开更多

关键词 二级缓存 边际增益 缓存机制 缓存动态分配 访问模式 存储服务器缓存

在线阅读 下载PDF 职称材料

大型传感器网络中高速连续数据流的缓存策略 被引量：1

6

作者 汪海山 康建斌 +3 位作者 耿立中 马骋 熊剑平 贾惠波 《计算机科学》 CSCD 北大核心 2009年第5期36-38,共3页

大型传感器网络是指一种规模巨大的传感器网络,其传感器节点多达上万个(设为n),如果每个传感器的采样率为1ms,每个采样点为24bits,则整个网络产生的数据总流量可高达24nkbps(因为n可达上万,所以流量可达几百Mbps)。如何实现这个巨大网... 大型传感器网络是指一种规模巨大的传感器网络,其传感器节点多达上万个(设为n),如果每个传感器的采样率为1ms,每个采样点为24bits,则整个网络产生的数据总流量可高达24nkbps(因为n可达上万,所以流量可达几百Mbps)。如何实现这个巨大网络中传感器节点到基站的高速连续数据流的缓存,是保证整个网络顺利运行的关键所在。采用FPGA和异步FIFO的结合,完美地解决了这个问题。 展开更多

关键词 大型传感器网络 高速连续数据流 二级缓存 双缓存

在线阅读 下载PDF 职称材料

异步传输的分布式铁路10kV电力监控系统 被引量：3

7

作者 屈志坚 蒋士林 +2 位作者 王健 陈剑云 陈秋琳 《电力自动化设备》 EI CSCD 北大核心 2011年第2期129-133,共5页

为解决提速铁路10 kV电力系统运行参数变化快、海量实时数据传输和处理困难的问题,设计研发了实时异步传输的电力远动监控系统。对铁路10 kV电力系统的运行、录波数据的远程传输和海量实时数据的处理进行了分析设计。提出了利用发布/订... 为解决提速铁路10 kV电力系统运行参数变化快、海量实时数据传输和处理困难的问题,设计研发了实时异步传输的电力远动监控系统。对铁路10 kV电力系统的运行、录波数据的远程传输和海量实时数据的处理进行了分析设计。提出了利用发布/订阅原理进行异步数据传输的模式,考虑到实时数据点多、变化快的特点,建立了实时数据交换的二级缓存机制,保证了信息完整性,避免了重要信息的丢失。所设计的监控系统运行稳定、可靠,实时处理效果较好。 展开更多

关键词 铁路10 kV电力系统 监控 海量数据处理 发布/订阅模型 二级缓存机制

在线阅读 下载PDF 职称材料

Hibernate性能优化研究 被引量：6

8

作者 顾丽红 周涛 《计算机工程与设计》 CSCD 北大核心 2008年第7期1739-1741,1744,共4页

Hibernate是连接Java对象模型和关系数据库模型的桥梁。在数据库操作频繁的系统中,良好的缓存管理策略和合理的连接池应用模式往往是性能提升的关键。对Hibernate的二级缓存机制和连接池策略进行较为详细地分析,把其配置到具体的应用中... Hibernate是连接Java对象模型和关系数据库模型的桥梁。在数据库操作频繁的系统中,良好的缓存管理策略和合理的连接池应用模式往往是性能提升的关键。对Hibernate的二级缓存机制和连接池策略进行较为详细地分析,把其配置到具体的应用中,并量化分析性能的提高。 展开更多

关键词 数据持久层 数据持久化工具 二级缓存 连接池 性能优化

在线阅读 下载PDF 职称材料

面向低功耗的多核处理器Cache设计方法 被引量：2

9

作者 方娟 郭媚 +1 位作者 杜文娟 雷鼎 《计算机应用》 CSCD 北大核心 2013年第9期2404-2409,共6页

针对多核处理器下的共享二级缓存(L2 Cache)提出了一种面向低功耗的Cache设计方案(LPD)。在LPD方案中,分别通过低功耗的共享Cache混合划分算法(LPHP)、可重构Cache算法(CRA)和基于Cache划分的路预测算法(WPP-L2)来达到降低Cache功耗的目... 针对多核处理器下的共享二级缓存(L2 Cache)提出了一种面向低功耗的Cache设计方案(LPD)。在LPD方案中,分别通过低功耗的共享Cache混合划分算法(LPHP)、可重构Cache算法(CRA)和基于Cache划分的路预测算法(WPP-L2)来达到降低Cache功耗的目的,同时保证系统的性能良好。在LPHP和CRA中,程序运行时动态地关闭Cache中空闲的Cache列,节省了对空闲列的访问功耗。在WPP-L2中,利用路预测技术在Cache访问前给出预测路信息,预测命中时则可用最短的访问延时和最少的访问功耗完成Cache访问;预测失效时,则结合Cache划分策略,降低由路预测失效导致的额外功耗开销。通过SPEC2000测试程序验证,与传统使用最近最少使用(LRU)替换策略的共享L2 Cache相比,本方案提出的三种算法虽然对程序执行时间稍有影响,但分别节省了20.5%、17%和64.6%的平均L2 Cache访问功耗,甚至还提高了系统吞吐率。实验表明,所提方法在保持系统性能的同时可以显著降低多核处理器的功耗。 展开更多

关键词 片上多核处理器 二级缓存 动态划分 低功耗 性能

在线阅读 下载PDF 职称材料

SM8260 Cache应用验证的性能测试分析

10

作者 钟华 谭敏生 +1 位作者 罗杨 胡小龙 《计算机工程》 CAS CSCD 北大核心 2010年第13期211-212,215,共3页

根据CPU芯片应用验证的方法,给出写通模式下SM8260 Cache应用验证的流程及其硬件平台设计。分析L1 Cache,L2 Cache的初始化过程,对写通模式下的SM8260 L1 Cache,L2 Cache进行基准测试和大数组操作测试。测试结果表明,在大数组情况下,使... 根据CPU芯片应用验证的方法,给出写通模式下SM8260 Cache应用验证的流程及其硬件平台设计。分析L1 Cache,L2 Cache的初始化过程,对写通模式下的SM8260 L1 Cache,L2 Cache进行基准测试和大数组操作测试。测试结果表明,在大数组情况下,使用L2 Cache在一定程度上可提高嵌入式通信系统的性能。 展开更多

关键词 一级缓存 二级缓存 应用验证 性能测试

在线阅读 下载PDF 职称材料

一种磁盘历史数据库模型研究

11

作者 令晓明 郝玉胜 《计算机工程》 CAS CSCD 2014年第5期26-30,共5页

为解决流程工业中过程历史数据的存储以及大量数据的快速查询问题,提出一种基于关系数据库的磁盘历史数据库模型。在数据存储方案设计中,将关于位号和数据采集接口的静态信息存储在关系数据库中,历史数据以文件形式存放,采用三重二级缓... 为解决流程工业中过程历史数据的存储以及大量数据的快速查询问题,提出一种基于关系数据库的磁盘历史数据库模型。在数据存储方案设计中,将关于位号和数据采集接口的静态信息存储在关系数据库中,历史数据以文件形式存放,采用三重二级缓存机制避免频繁访问磁盘,并使用经典的SDT算法对实时数据进行压缩存储,降低存储成本。数据查询方案采用三级索引文件结构,即总索引文件、二级索引文件和位号索引文件,提高查询效率。该磁盘历史数据库的第一版已经成功实现,应用结果表明,数据存储方案和查询方案的设计是合理的,100个位号的查询时间约为500 ms。 展开更多

关键词 实时数据库 内存数据库 过程历史数据 位号数据 三重二级缓存机制 SDT算法

在线阅读 下载PDF 职称材料

基于FPGA+SD3.0协议存储速率优化设计 被引量：1

12

作者 许璐 刘正军 陈一铭 《数据采集与处理》 CSCD 北大核心 2022年第4期926-934,共9页

为解决现有存储方案无法满足在特定功能需求下存储速度与设备体积双重要求的问题,本文设计一种基于现场可编程逻辑门阵列(Field programmable gate array,FPGA)控制的SD3.0版本TF卡控制器,旨在占用最小体积的同时实现更高速的数据存储... 为解决现有存储方案无法满足在特定功能需求下存储速度与设备体积双重要求的问题,本文设计一种基于现场可编程逻辑门阵列(Field programmable gate array,FPGA)控制的SD3.0版本TF卡控制器,旨在占用最小体积的同时实现更高速的数据存储。通过自行设计的小型数据采集卡,将24 bit位宽的数据经过DDR3、FIFO、RAM、两级缓存最终存入TF卡中。分别从硬件、软件两方面介绍了方案的设计,其中硬件部分主要包括电路工艺、采集卡指标与板级信号完整性验证;软件方面主要包括存储流程、RTL级验证与TF卡测试方案。实验结果表明,本文设计的PCB电路可提供SD3.0协议所需的电压转换和数据存储功能,并且板卡功能稳定,集成度较高,部分TF卡测试的速度超过60 MB/s,长时间测试性能稳定,具有良好的通用性,满足设计要求,为小型化存储实验提供了解决方案。 展开更多

关键词 现场可编程逻辑门阵列 SD3.0 信号完整性 二级缓存 系统稳定性

在线阅读 下载PDF 职称材料

联想高端服务器助力飞行力学研究

13

《航空制造技术》 2008年第14期104-104,共1页

应用需求分析有限元法作为一种有效的数值计算方法,可以分析许多复杂的工程问题,在固体力学、流体力学、传热学、电磁学等多个领域有成功的应用。

关键词 高端服务器 飞行力学 有限元法 航空航天 需求分析 交通大学 二级缓存 高速缓存 数值计算 核心处理

在线阅读 下载PDF 职称材料