期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
Cache实验中的主存储器接口设计
1
作者 冯建文 章复嘉 《实验室研究与探索》 CAS 2004年第4期31-33,共3页
本文介绍了一种在传统计算机组成原理实验仪上,开设Cache实验时的主存储器的接口设计方法,并给出了电路和数据通路分析,最后进行了性能比较。
关键词 《计算机组成原理》课 Cache实验 主存储器 接口设计 电路原理
在线阅读 下载PDF
计算机主存的一种故障检测方法 被引量:1
2
作者 刘卫东 史秀珍 《计算机工程与设计》 CSCD 北大核心 1996年第1期33-38,共6页
介绍一种采用特征矩阵对计算机主存中存在的s—a—1,s—a—0,以及桥接故障的检测方法,讨论了该特征矩阵的存在条件,作为示例给出了对按字节组织的主存进行故障检测的特征矩阵。
关键词 主存储器 计算机 故障 检测 存储器
全文增补中
一种高效、可扩展细粒度缓存管理混合存储研究 被引量:2
3
作者 姜国松 《计算机科学》 CSCD 北大核心 2013年第8期79-82,108,共5页
混合主存储器由DRAM构成,它可用作cache来扩展非易失性存储器,相比传统的主存储器能够提供更大的存储能力。不过,要使混合存储器具有高性能和可扩展性,一个关键的挑战在于需要对缓存在DRAM中的数据的元数据(如标签)以一个细粒度的方式... 混合主存储器由DRAM构成,它可用作cache来扩展非易失性存储器,相比传统的主存储器能够提供更大的存储能力。不过,要使混合存储器具有高性能和可扩展性,一个关键的挑战在于需要对缓存在DRAM中的数据的元数据(如标签)以一个细粒度的方式进行有效管理。基于这样的观察:利用DRAM缓存行的局部性,将元数据与元数据对应的数据存储在片外缓存中相同的行,使用一个小的缓冲区来只缓存最近被访问的片内缓存行,以降低细粒度DRAM缓存的开销。利用这种细粒度的DRAM高速缓存的灵活性和效率,还开发了一种自适应的策略来选择在数据迁移到DRAM时最佳的迁移粒度。在搭配了512MB的DRAM缓存的混合型存储系统中,建议使用8kB的片上缓存,这样,相比一个传统的8MB的SRAM元数据存储,即使没有考虑大的SRAM元数据存储的能源开销,也可以提升6%以内的性能,以及18%的能效节约。 展开更多
关键词 缓存 标签存储 非易失性存储器 混合主存储器
在线阅读 下载PDF
151-3(4)型数字计算机的总体设计 被引量:2
4
作者 慈云桂 《计算机工程与科学》 1980年第1期12-70,共59页
前言151-3(4)是大型通用计算机系统。151-3是单机系统,151-4是双处理机(或双机)系统。该系统可以用于科学研究或工程设计计算,也可用于实时的或事后的数据处理。机器主颁为三兆赫。单机64位(二进制)浮点运算速度为1.3MIPS,32位浮点运算... 前言151-3(4)是大型通用计算机系统。151-3是单机系统,151-4是双处理机(或双机)系统。该系统可以用于科学研究或工程设计计算,也可用于实时的或事后的数据处理。机器主颁为三兆赫。单机64位(二进制)浮点运算速度为1.3MIPS,32位浮点运算速度为2.5MIPS,双处理机64位浮点运算速度为2.0~2.4MIPS,32位浮点运算速度为4.0~4. 展开更多
关键词 主内存 寄存器 双机系统 多机系统 运算速度 数字计算机 主存储器 电话设备 排队器 地址码 双处理机 状态字 平均无故障时间 交换器 整体设计 总体设计
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部