期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
安捷伦完成对其PCI Express串行解串器内核的验证工作
1
《集成电路应用》 2005年第1期23-23,共1页
安捷伦科技公司日前宣布完成了其对采用硅芯片制成的高性能PCI Express串行解串器(SerDes)内核的验证工作。PCI Express是一种符合行业标准的高性能I/O互连规范,其性能是上一代PCI—X互连的两倍。安捷伦新推出的PCI Express SerDes内... 安捷伦科技公司日前宣布完成了其对采用硅芯片制成的高性能PCI Express串行解串器(SerDes)内核的验证工作。PCI Express是一种符合行业标准的高性能I/O互连规范,其性能是上一代PCI—X互连的两倍。安捷伦新推出的PCI Express SerDes内核已针对存储和网络交换芯片及PC核心逻辑芯片组的应用进行了优化。 展开更多
关键词 安捷伦公司 PCI EXPRESS 串行解串器 内核 验证工作
在线阅读 下载PDF
基于JESD204B协议高速并行8bit/10bit解码电路设计 被引量:2
2
作者 万书芹 陈婷婷 +2 位作者 陶建中 蒋颖丹 朱夏冰 《半导体技术》 CAS 北大核心 2021年第8期604-610,622,共8页
提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完... 提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449μm^(2)。后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求。将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s。 展开更多
关键词 8 bit/10 bit 并行 低延时 JESD204B协议 串行解串器
在线阅读 下载PDF
基于通用异步收发器的高速SerDes测试 被引量:1
3
作者 柏娜 朱非凡 +2 位作者 许耀华 王翊 陈冬 《电子与封装》 2023年第10期14-20,共7页
提出了一种基于通用异步收发器(UART)的高速串行解串器(SerDes)的调试方法。由于SerDes在封装过程中管脚数量有限,难以把物理层(PHY)的测试点全部引出作为测试芯片的管脚。为了解决此问题,引入了UART模块作为PHY与外界通信的转换模块。... 提出了一种基于通用异步收发器(UART)的高速串行解串器(SerDes)的调试方法。由于SerDes在封装过程中管脚数量有限,难以把物理层(PHY)的测试点全部引出作为测试芯片的管脚。为了解决此问题,引入了UART模块作为PHY与外界通信的转换模块。针对待测的SerDes IP制定测试方案,此方案将UART等模块与待测IP级联,并通过UART模块将SerDes调试所需的配置参数传输到PHY的控制寄存器,从而在控制寄存器的控制下完成对PHY内部寄存器的读写操作。在1.25 Gbit/s、20 bit的工作模式下,完成对SerDes误码率的测试,实现了对SerDes芯片参数的动态调试,大大减少了测试复杂度和测试时间。 展开更多
关键词 串行解串器 通用异步收发 环回功能 误码率 内建自测试
在线阅读 下载PDF
基于STM-4的SDH背板总线的研究与设计 被引量:4
4
作者 吴振峰 邓颖辉 +1 位作者 袁云飞 赵方 《光通信技术》 CSCD 北大核心 2008年第6期54-56,共3页
研究了STM-4的SDH光传输设备的背板总线内容,针对SDH背板总线最核心的业务总线,提供了LVD SSerDes和CML SerDes这两种设计方案,并给出了初步设计参考图。
关键词 背板总线 低压差分信号 电流模式逻辑 串行解串器
在线阅读 下载PDF
DS92LV18在光纤数据传输设计中若干问题的研究 被引量:3
5
作者 童鹏 胡以华 《电子技术应用》 北大核心 2007年第10期59-62,共4页
DS92LV18是集串行编码器和解码器于一体的高性能串行解串器,是光纤数据传输设计中的理想器件,笔者以自身的设计体验,对该芯片在光纤数据传输设计中应该注意的问题进行了深入的研究,并给出了相应的解决方案。
关键词 DS92LV18编码 串行解串器 光纤数据传输
在线阅读 下载PDF
综合通信导航识别系统的高速数字传输交换阵列 被引量:1
6
作者 邱伟 《电光与控制》 北大核心 2014年第6期68-71,共4页
综合模块化航空电子(IMA)是当前机载航空电子体系结构发展的最高阶段,对高速数字传输交换阵列在其中的位置和作用、及相关的关键技术进行了讨论,最后提出了一种高速数字传输交换阵列的实现方案,测试结果表明,该方案实现了稳定可靠的数... 综合模块化航空电子(IMA)是当前机载航空电子体系结构发展的最高阶段,对高速数字传输交换阵列在其中的位置和作用、及相关的关键技术进行了讨论,最后提出了一种高速数字传输交换阵列的实现方案,测试结果表明,该方案实现了稳定可靠的数据传输和交换。 展开更多
关键词 综合模块化航空电子 通信导航识别 串行解串器 交换矩阵 LVDS
在线阅读 下载PDF
一种电子流媒体后视镜方案关键技术及实现 被引量:4
7
作者 孙德生 《汽车实用技术》 2020年第18期72-74,83,共4页
文章结合在电子流媒体后视镜开发实践上的经验,分析了物理后视镜的各种弊端,同时也指出了后装流媒体后视镜存在的图像变形严重、失真度高、图像画面延时过大存在安全隐患的问题,详细介绍了前装流媒体后视镜支持宽动态、高帧率、高分辨... 文章结合在电子流媒体后视镜开发实践上的经验,分析了物理后视镜的各种弊端,同时也指出了后装流媒体后视镜存在的图像变形严重、失真度高、图像画面延时过大存在安全隐患的问题,详细介绍了前装流媒体后视镜支持宽动态、高帧率、高分辨率的摄像头设计和具备电子防眩目功能的内后视镜主控板硬件系统设计,详细论述了流媒体后视镜系统开机及后视摄像头图像实时性、电子防眩目功能控制、智能调节后视视频图像显示区域范围、失效模式控制等关键技术,总结了整个前装流媒体后视镜的实际设计思路。 展开更多
关键词 前装 流媒体后视镜 电子防眩目 串行解串器 FPD-LinkⅢ 失效模式及后果分析
在线阅读 下载PDF
一种基于ATE的SerDes物理层测试方法 被引量:4
8
作者 张凯虹 季伟伟 朱江 《电子与封装》 2020年第11期30-33,共4页
串行传输技术特别是串行解串器(SerDes)能提供比并行传输技术更高的带宽,被广泛应用于嵌入式高速传输领域。SerDes物理层的测试需要设备的带宽大于信号速率,测试指标高且测试端口接入会对信号产生影响。大多数厂商采用仪器仪表与评估板... 串行传输技术特别是串行解串器(SerDes)能提供比并行传输技术更高的带宽,被广泛应用于嵌入式高速传输领域。SerDes物理层的测试需要设备的带宽大于信号速率,测试指标高且测试端口接入会对信号产生影响。大多数厂商采用仪器仪表与评估板来评估待测器件(DUT)的方式效率低下,只适用于产品评估阶段。基于自动测试设备(ATE)与可测性设计(DFT)相结合的方式,采用高速串行接口源同步测试技术、测试通路校准与补偿等技术,对SerDes产品的功能、发送和接收端参数进行全面的测试,实现高速接口的快速准确测试,并可适用于其他同类SerDes芯片测试。 展开更多
关键词 串行解串器 自动测试设备 可测性设计 源同步
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部