FPGA高速串行收发器时钟同步设计 被引量：2

1

作者 刘智 雷革 徐广磊 《核电子学与探测技术》 CAS 北大核心 2019年第6期673-677,共5页

在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用串行收发器接收端恢复数据检测时钟相位,然后采用"重启法"实现恢复时钟相位的固定。该方法不... 在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用串行收发器接收端恢复数据检测时钟相位,然后采用"重启法"实现恢复时钟相位的固定。该方法不需要额外的硬件设计,只使用一路串行收发器和少量硬件语言编程,简单易行,并经过了实验室验证。 展开更多

关键词 串行收发器 时钟数据恢复 时钟同步

在线阅读 下载PDF 职称材料

基于高速串行收发器的单芯片光网络单元设计

2

作者 陈潇逸 高明义 +1 位作者 叶阳 邵卫东 《光通信研究》 北大核心 2019年第2期11-14,共4页

针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置... 针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置。板级验证结果表明,系统能够在3.125 Gbit/s速率下完成数据帧接收和突发模式发送,具有兼容性高、复杂度低等诸多优势。 展开更多

关键词 无源光网络 光网络单元 串行收发器 突发数据帧 现场可编程门阵列

在线阅读 下载PDF 职称材料

Xilinx公司通过集成10 Gbps串行收发器扩展VIRTEX—II PRO产品线

3

《半导体技术》 CAS CSCD 北大核心 2003年第6期77-77,共1页

关键词 Xilinx公司 串行收发器 VIRTEX-IIPRO产品线 CMOS

在线阅读 下载PDF 职称材料

Xilinx公司通过集成10Gbps串行收发器扩展VIRTEX—Ⅱ PRO产品线

4

《半导体技术》 CAS CSCD 北大核心 2003年第7期82-82,共1页

关键词 Xilinx公司 串行收发器 VIRTEX-ⅡPRO架构 CMOS物理层收发器

在线阅读 下载PDF 职称材料

串行背板收发器VSC870接口逻辑的设计与实现

5

作者 陈曦 刘尉悦 王砚方 《数据采集与处理》 CSCD 2002年第2期187-191,共5页

论述了路由器研发项目中网络处理器 IXP1 2 0 0与串行背板收发器 VSC870之间的数据转换逻辑的设计 ,详细介绍了 VSC870接口逻辑的设计与具体实现 ,包括系统的构成、接口逻辑的基本功能、串行背板收发器工作模式的选择以及虚拟输出队列... 论述了路由器研发项目中网络处理器 IXP1 2 0 0与串行背板收发器 VSC870之间的数据转换逻辑的设计 ,详细介绍了 VSC870接口逻辑的设计与具体实现 ,包括系统的构成、接口逻辑的基本功能、串行背板收发器工作模式的选择以及虚拟输出队列、提前仲裁方式等关键问题的设计思想与实现方法以及采用 FPGA的实现过程。经过系统测试 ,验证了数据转换逻辑的正确性 。 展开更多

关键词 虚拟输出队列 路由器 互联网 串行背板收发器 VSC870 接口逻辑 设计

在线阅读 下载PDF 职称材料

基于异步串行链接的FPGA布线算法 被引量：1

6

作者 商信华 《控制工程》 CSCD 北大核心 2017年第1期33-39,共7页

针对现场可编程门阵列(FPGA)的布线拥挤问题,为了提高布通率,提出了基于异步串行链接的FPGA布线框架,该框架由异步串行收发器和相应的快速布线算法组成,最大优势是将串行线路的合理框架成功应用于FPGA。首先,在FPGA中添加异步串行收发器... 针对现场可编程门阵列(FPGA)的布线拥挤问题,为了提高布通率,提出了基于异步串行链接的FPGA布线框架,该框架由异步串行收发器和相应的快速布线算法组成,最大优势是将串行线路的合理框架成功应用于FPGA。首先,在FPGA中添加异步串行收发器;然后,运用post-routing算法更新FPGA布线,选择非关键且足够长的导线段附近的最优组,对其进行串行化。最后,异步串行数据传输后,将信号反串行化成并行信号。实验结果显示,在面积和功耗的代价合理的情况下,利用异步数据串行化能有效减少布线数量和布线拥挤(分别为18.81%和48.73%),同时系统性能并未有任何下降。该算法可用于开发集成度更高、更复杂的FPGA。 展开更多

关键词 可编程门阵列(FPGA) 异步串行收发器 布线拥挤 串行化 布通率

在线阅读 下载PDF 职称材料

基于RocketIO的高速光收发电路的设计实现 被引量：1

7

作者 徐立升 张建春 孙健 《光通信技术》 北大核心 2017年第6期54-56,共3页

介绍了Xilinx Virtex-4内嵌的高速串行收发器RocketIO的工作原理以及硬件电路设计中的时钟和电源的设计,实现了基于RocketIO硬件电路设计,传输速率为1.6Gb/s,给出了Chip Scope在线测试结果,误码率低于10^(-13)。

关键词 串行收发器 ROCKET IO FPGA

在线阅读 下载PDF 职称材料

GSM模块TC35及在远程监控系统中的应用 被引量：34

8

作者 叶丹霞 王家礼 《现代电子技术》 2005年第5期62-64,67,共4页

介绍了由西门子公司推出的基于 GSM标准的无线异步收发芯片 TC3 5的主要结构、基本性能 ,并设计了一个利用 TC3 5传输短消息的远程故障上报系统。该系统通过 TI公司推出的 DSP芯片 TMS3 2 0 C6711处理数据信息和发送指令。如果出现故障 ... 介绍了由西门子公司推出的基于 GSM标准的无线异步收发芯片 TC3 5的主要结构、基本性能 ,并设计了一个利用 TC3 5传输短消息的远程故障上报系统。该系统通过 TI公司推出的 DSP芯片 TMS3 2 0 C6711处理数据信息和发送指令。如果出现故障 ,经整理后由 TC3 5手机模块直接发送到维修人员的手机终端上 ,显示故障信息或对维修人员给出相应的要求。该应用系统利用 GSM移动通讯网络短信息服务快捷的性能和相对低廉的收费 ,可嵌入大型工业监控系统、无人值守系统中 ,满足这些系统所需的高可靠性、高实时性和维护方便性等要求 ,且性能稳定、性价比高。 展开更多

关键词 蜂窝引擎 短消息服务(SMS) 通用异步串行收发器 多通道缓冲串口

在线阅读 下载PDF 职称材料

基于FPGA的遥感高速图像数传系统设计 被引量：4

9

作者 徐磊 崔雪楠 《电子测量技术》 2015年第3期72-76,共5页

研究并设计了一种高速图像数传系统,对视频电子系统处理过的图像数据进行格式转换,通过高速串行收发器Tlk2711接收视频处理器发送过来的串行LVDS图像数字信号,并将其转换为并行信号传给FPGA,再通过Camera Link接口与上位机进行图像数据... 研究并设计了一种高速图像数传系统,对视频电子系统处理过的图像数据进行格式转换,通过高速串行收发器Tlk2711接收视频处理器发送过来的串行LVDS图像数字信号,并将其转换为并行信号传给FPGA,再通过Camera Link接口与上位机进行图像数据传输并实时成像。同时模拟相机管理控制器实现对相机电子系统中信息处理器的遥测遥控功能,完成控制信号的解析。主要描述数传系统的组成及其FPGA核心模块化设计的实现方法。测试结果表明,本系统成像结果清晰准确,能够完成数据率为2.5 Gbps的点对点高速传输,系统数传速率达到6.72Gbps。 展开更多

关键词 FPGA 串行收发器Tlk2711 遥测遥控

在线阅读 下载PDF 职称材料

高延时分辨低抖动同步时序信号产生技术 被引量：1

10

作者 王深圳 王超 +4 位作者 苏东 党钊 张雄军 陈文棋 陈骥 《强激光与粒子束》 CAS CSCD 北大核心 2023年第8期50-57,共8页

针对大型激光装置中广空间分布的甚多路高精度(一是长时间时间抖动小于5 ps,二是时间延迟微步进分辨率小于15 ps)同步触发信号的需求,设计了一种“数据流编解码光传输+高速串行收发器粗延时+宽带微带线微步进延时”的同步时序产生方案... 针对大型激光装置中广空间分布的甚多路高精度(一是长时间时间抖动小于5 ps,二是时间延迟微步进分辨率小于15 ps)同步触发信号的需求,设计了一种“数据流编解码光传输+高速串行收发器粗延时+宽带微带线微步进延时”的同步时序产生方案。通过数据流编解码光传输架构实现了广空间范围内时序的对齐;高速串行收发器粗延时和微带线微步进延时技术解决了同步触发信号低时间抖动和高延迟分辨的问题。通过对系统的时序逻辑和电路板的关键线路进行仿真,完成了整个系统的设计与研制,并开展了实验测试。测试结果表明:该系统可以实现广空间范围内的同步时序信号产生,同步触发信号的时间抖动精度优于3.76 ps(均方根值,8 h),39.6 ps(峰峰值,8 h),时间延迟分辨率优于15 ps;若应用于小空间范围,同步触发信号的时间精度可优于1.27 ps(均方根值,8 h),12.4 ps(峰峰值,8 h)。 展开更多

关键词 同步触发信号 低时间抖动 高延时分辨 高速串行收发器 微带线延迟线

在线阅读 下载PDF 职称材料

CBM-TOF超级模块高密度数据前端读出设计 被引量：2

11

作者 郑佳俊 曹平 +1 位作者 李超 安琪 《核电子学与探测技术》 北大核心 2017年第4期450-456,共7页

为满足超级模块探测器质量评估的数据读出需求,设计了一种基于"三明治"结构的前端高密度数据读出方法。利用FPGA技术实现320通道时间数字化数据读出和自定义协议处理,并通过片内高速串行收发器与光纤进行长距离数据传输。在... 为满足超级模块探测器质量评估的数据读出需求,设计了一种基于"三明治"结构的前端高密度数据读出方法。利用FPGA技术实现320通道时间数字化数据读出和自定义协议处理,并通过片内高速串行收发器与光纤进行长距离数据传输。在外部回环模式下的测试结果表明,6 Gb/s高速链路误码率小于10-13的置信度超过95%,接收TDC数据和自定义协议处理功能正常,系统连续稳定运行超过48 h,可满足探测器评估需求。 展开更多

关键词 CBM-TOF超级模块 FPGA 数据读出 高速串行收发器

在线阅读 下载PDF 职称材料

基于FPGA的多传感器管道内漏磁检测系统 被引量：1

12

作者 尚林 李一博 +1 位作者 陈世利 刘栋 《传感器与微系统》 CSCD 北大核心 2012年第7期105-107,共3页

针对传统管道漏磁检测器检测精度的不足,提出了新式的基于FPGA的高精度管道漏磁检测系统设计,以适应813 mm管径的管道检测任务。主要介绍了系统逻辑设计,实现了多达400路传感器漏磁检测信号的采集与存储。该设计融合了多种总线协议,可... 针对传统管道漏磁检测器检测精度的不足,提出了新式的基于FPGA的高精度管道漏磁检测系统设计,以适应813 mm管径的管道检测任务。主要介绍了系统逻辑设计,实现了多达400路传感器漏磁检测信号的采集与存储。该设计融合了多种总线协议,可有效解决管道漏磁检测中的采集速率、功耗和精度的问题。经实验验证,方案切实可行,为设计高精度管道漏磁检测系统提供了新的解决方案。 展开更多

关键词 漏磁检测 现场可编程门阵列 SPI总线 LVDS串行收发器 PCI9054

在线阅读 下载PDF 职称材料

基于FPGA的光互连网络技术研究与性能分析 被引量：1

13

作者 马骧 宋少鸿 +3 位作者 杨建义 钱伟 杨铁权 周海权 《光通信技术》 CSCD 北大核心 2013年第7期20-23,共4页

研究了基于Xilinx Virtex-5 FPGA的光互连网络技术,通过FPGA板内的高速串行收发器连接SFP光收发模块,实现高速串行数据收发,每通道的传输速率达到3.125Gb/s,提出并实现了基于FPGA的四节点单向环形光互连网络。在ISE设计环境下,设计了基... 研究了基于Xilinx Virtex-5 FPGA的光互连网络技术,通过FPGA板内的高速串行收发器连接SFP光收发模块,实现高速串行数据收发,每通道的传输速率达到3.125Gb/s,提出并实现了基于FPGA的四节点单向环形光互连网络。在ISE设计环境下,设计了基于两块FPGA板的FFT运算应用和基于四块FPGA板的具有随机消息分布特性的网络应用,完成了光互连网络的性能测试分析。 展开更多

关键词 光互连网络 ROCKET I/O高速串行收发器 FFT 环形网络 随机消息分布

在线阅读 下载PDF 职称材料

一种应用于软件定义互连系统的多协议SerDes电路 被引量：8

14

作者 李沛杰 沈剑良 +3 位作者 苑红晓 王永胜 夏云飞 张传波 《电子学报》 EI CAS CSCD 北大核心 2021年第4期817-823,共7页

为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过... 为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过可编程的发送端前向反馈均衡器和接收端线性均衡器和判决反馈均衡器电路,实现最大32dB的插损补偿.测试结果表明,所设计的SerDes电路在10.3125Gbps速率下发送总抖动为21.2ps,随机抖动均方根值为633.7fs,最大功耗29.33mW/Gbps,发送端眼图和接收端抖动容限及误码率均能够满足FC-PI-4,RapidIO 3.0,10GBase-KR,1000Base-X的协议规范要求. 展开更多

关键词 软件定义互连 SERDES 时钟数据恢复 锁相环 高速串行收发器 数模混合电路

在线阅读 下载PDF 职称材料