期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
使用变比例到定比例的方法优化CMOS串联缓冲器链的设计 被引量:1
1
作者 张鹏 唐璞山 +1 位作者 陈凯宇 童家榕 《电子学报》 EI CAS CSCD 北大核心 2000年第11期125-128,共4页
本文提出了一种新的变比例到定比例 (variabletofixed ,VF)的CMOS串联缓冲器链的设计方法 .这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响 .同时 ,计算了倒相器的前馈电容对时延的影响 .并... 本文提出了一种新的变比例到定比例 (variabletofixed ,VF)的CMOS串联缓冲器链的设计方法 .这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响 .同时 ,计算了倒相器的前馈电容对时延的影响 .并着重研究了以上因素所导致的缓冲器链前几级的特殊性质 ,并据此提出了一个考虑初始波形的全局的倒相器链的优化方法 .对每个倒相器的输出响应 ,我们提出了一组解析表达式 .理论推导和SPICE的模拟证明 ,我们的VF设计方法是一个针对时延的最优解 ,面积相应较小 .实验数据显示 :与传统的常比例方法相比 ,可以节省 6~ 10 %的时延和 30~ 70 展开更多
关键词 串联缓冲器链 时延分析 面积比例优化 CMOS
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部