期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到73篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
专用集成电路知识介绍(九)——ASIC的测试
1
作者 朱家维 《小型微型计算机系统》 CSCD 北大核心 1990年第1期56-64,共9页
在ASIC的工艺制作过程中,会因各种缺陷而造成器件失效。例如栅氧化层的针孔;多晶硅、扩散区或金属连线的短路或开路;接触孔缺陷、沾污以及芯片的晶体缺陷等。此外,还有设计失误,如门的输出驱动能力不够等。显然,对于这些失效器件,必须... 在ASIC的工艺制作过程中,会因各种缺陷而造成器件失效。例如栅氧化层的针孔;多晶硅、扩散区或金属连线的短路或开路;接触孔缺陷、沾污以及芯片的晶体缺陷等。此外,还有设计失误,如门的输出驱动能力不够等。显然,对于这些失效器件,必须通过芯片测试和成品测试检测出来。 过去在测试规模不太大的IC时,测试图案一般由人工生成。但随着电路复杂程度的增加,完全由人工生成测试图案实际上已不可能,因此逐渐被自动生成方法所代替。即便如此,由于其对测试设备的高标准要求以及开发测试程序所需费用的大量增加等因素。 展开更多
关键词 集成电路 专用集成电路 asic 测试
在线阅读 下载PDF
一种恒温晶振专用集成电路芯片设计 被引量：1
2
作者 黎敏强 路烜 +2 位作者 赵瑞华 陈中平 王占奎 《半导体技术》 CAS CSCD 北大核心 2012年第11期832-835,共4页
介绍了一种基于BiCMOS工艺的恒温晶振专用集成电路芯片。该芯片集成了分立式恒温晶振的大部分有源和无源器件,包括稳压、振荡、控温和输出缓冲等单元电路。稳压、振荡等对相位噪声影响较大的电路其关键部分采用双极工艺器件设计;控温、... 介绍了一种基于BiCMOS工艺的恒温晶振专用集成电路芯片。该芯片集成了分立式恒温晶振的大部分有源和无源器件,包括稳压、振荡、控温和输出缓冲等单元电路。稳压、振荡等对相位噪声影响较大的电路其关键部分采用双极工艺器件设计;控温、输出缓冲等电路采用CMOS工艺器件设计;二者结合降低相位噪声的同时减少了芯片版图面积。稳压电路引入了动态补偿网络,以增强电路稳定性;振荡电路采用科尔匹兹并联振荡电路,该电路所需器件少且工作稳定,利于集成。实测结果表明,用该芯片结合10 MHz SC切晶体谐振器研制的恒温晶振样品相位噪声达到-103 dBc/Hz@1 Hz,-128 dBc/Hz@10 Hz,-142 dBc/Hz@100 Hz,-151 dBc/Hz@1 kHz;频率-温度稳定性在-55～+70℃范围内优于±2×10-8。 展开更多
关键词 恒温晶振(OCXO) 专用集成电路(asic) 相位噪声 频率-温度稳定性 晶体谐振器
在线阅读 下载PDF
基于反熔丝技术的抗辐照数控校频专用集成电路 被引量：1
3
作者 王占奎 方修成 刘兰坤 《半导体技术》 CAS 北大核心 2021年第8期611-616,共6页
介绍了一种基于反熔丝的抗辐照精密校频专用集成电路(ASIC)设计方案,可应用于频率控制系统,实现精密的频率调节。该ASIC以反熔丝可编程数字电压阵列为核心,集成数字通信协议接口、一次性可编程(OTP)随机存储器(RAM)和译码器等功能,通过... 介绍了一种基于反熔丝的抗辐照精密校频专用集成电路(ASIC)设计方案,可应用于频率控制系统,实现精密的频率调节。该ASIC以反熔丝可编程数字电压阵列为核心,集成数字通信协议接口、一次性可编程(OTP)随机存储器(RAM)和译码器等功能,通过数字控制方式实现精密电压的产生和调节。基于绝缘体上硅(SOI)工艺完成流片并进行测试。测试结果表明,该ASIC抗辐照能力(总剂量)大于100 krad(Si)。此外,利用此ASIC对恒温晶振实现了自动化温度控制和频率校准的优化,提升了晶振产品的可靠性和可生产性。 展开更多
关键词 数字电位器 抗辐照 专用集成电路(asic) 反熔丝 数控 自动化
在线阅读 下载PDF
VHDL应用于专用集成电路功能仿真的研究
4
作者 罗怀晓 陈满儒 潘光 《陕西科技大学学报（自然科学版）》 2004年第2期78-81,共4页
研究了如何对一个ASIC系统(以8051微控制器为例)应用VHDL进行功能仿真的方法,在ACTIVE VHDL软件环境下应用该语言编制了8051微控制器的功能仿真程序并进行了测试。测试结果表明该程序运行是正确的。本文给出的方法在ASIC的高层次设计上... 研究了如何对一个ASIC系统(以8051微控制器为例)应用VHDL进行功能仿真的方法,在ACTIVE VHDL软件环境下应用该语言编制了8051微控制器的功能仿真程序并进行了测试。测试结果表明该程序运行是正确的。本文给出的方法在ASIC的高层次设计上迈出了重要的一步,在工程实践中具有广泛的应用价值。 展开更多
关键词 asic系统 VHDL 功能仿真 专用集成电路 8051微控制器
在线阅读 下载PDF
视网膜假体专用集成电路研究进展 被引量：2
5
作者 任懋华 张金勇 +6 位作者 吴天准 邱维宝 郑海荣 李光林 聂泽东 汤烈 王磊 《中国生物医学工程学报》 CAS CSCD 北大核心 2014年第4期455-466,共12页
近些年来,人工视网膜假体的研究成为视觉修复领域的一个热点。文中根据不同的视网膜假体实现方案,概括介绍了视网膜假体专用集成电路的主要种类及实现方法;分析比较了视网膜上假体和视网膜下假体两种实现方式的优缺点。重点论述了视网... 近些年来,人工视网膜假体的研究成为视觉修复领域的一个热点。文中根据不同的视网膜假体实现方案,概括介绍了视网膜假体专用集成电路的主要种类及实现方法;分析比较了视网膜上假体和视网膜下假体两种实现方式的优缺点。重点论述了视网膜假体专用集成电路中能量和数据收发、全局数字控制器以及神经驱动阵列等模块的基本原理及研究进展。最后讨论了视网膜假体专用集成电路设计上所面临的一些挑战及关注问题的展望。 展开更多
关键词 视网膜假体 专用集成电路(asic) 神经刺激 植入式芯片 仿生系统
在线阅读 下载PDF
微电容超声换能器的前端专用集成电路设计 被引量：2
6
作者 杜以恒 何常德 张文栋 《半导体技术》 CAS 北大核心 2019年第4期251-256,共6页
针对微电容超声换能器(CMUT)微弱电流信号检测的要求,设计了一种用于CMUT的前端专用集成电路——运算放大器(OPA)电路。运算放大器电路采用两级放大结构,第一级采用全差分折叠-共源共栅结构,输出级采用AB类控制的轨到轨输出级,在运算放... 针对微电容超声换能器(CMUT)微弱电流信号检测的要求,设计了一种用于CMUT的前端专用集成电路——运算放大器(OPA)电路。运算放大器电路采用两级放大结构,第一级采用全差分折叠-共源共栅结构,输出级采用AB类控制的轨到轨输出级,在运算放大器电路反相输入端和输出端通过一个反馈电阻实现CMUT电流信号到电压信号的转换。采用GlobalFoundries 0.18μm的标准CMOS工艺进行了仿真设计和流片,芯片尺寸为226μm×75μm。仿真结果表明,运算放大器的开环增益为62 dB,单位增益带宽为30 MHz,在3 MHz处的输入参考噪声电压为2.9μV/Hz^(1/2),电路采用±3.3 V供电,静态功耗为11 mW。测试结果表明仿真与实测结果相符,该运算放大器电路能够实现CMUT微弱电流信号检测功能。 展开更多
关键词 专用集成电路(asic) 运算放大器(OPA) 微电容超声换能器(CMUT) 微弱电流信号 互补型金属氧化物半导体(CMOS)
在线阅读 下载PDF
专用集成电路发展现状
7
作者 陈中佛 《半导体技术》 CAS CSCD 北大核心 1990年第6期10-18,共9页
本文首先讲述了何谓专用集成电路及其所包含的电路类别,然后介绍了专用集成电路的特点、发展现状及发展趋势,最后分类介绍了门阵、标准单元及可编逻辑器件的情况。
关键词 专用集成电路 集成电路 asic
在线阅读 下载PDF
第13届国际专用集成电路会议征稿通知
8
《半导体技术》 CAS 北大核心 2019年第6期488-488,共1页
第十三届IEEE国际专用集成电路会议(ASICON 2019)将于2019年10月29日-11月1日在重庆希尔顿大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛... 第十三届IEEE国际专用集成电路会议(ASICON 2019)将于2019年10月29日-11月1日在重庆希尔顿大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。 展开更多
关键词 专用集成电路 征稿通知 VLSI电路 CAD/CAE asic 制造厂商 工艺设计 IEEE
在线阅读 下载PDF
第一次征稿通知 第11届国际专用集成电路会议
9
《半导体技术》 CAS CSCD 北大核心 2015年第6期478-479,共2页
第十一届IEEE国际专用集成电路会议（ASICON 2015）将于2015年11月3日-6日在中国成都举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际论坛，介绍他们... 第十一届IEEE国际专用集成电路会议（ASICON 2015）将于2015年11月3日-6日在中国成都举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际论坛，介绍他们在各自领域获得的最新进步和研发成果。4天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。 展开更多
关键词 专用集成电路 国际论坛 征稿通知 VLSI电路 CAD/CAE asic 制造厂商 工艺设计
在线阅读 下载PDF
征稿通知 第14届国际专用集成电路会议
10
《半导体技术》 CAS 北大核心 2021年第3期255-255,共1页
第十四届IEEE国际专用集成电路会议(ASICON 2021)将于2021年10月26日—29日在云南温德汉姆至尊豪廷大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师,IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个... 第十四届IEEE国际专用集成电路会议(ASICON 2021)将于2021年10月26日—29日在云南温德汉姆至尊豪廷大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师,IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。 展开更多
关键词 专用集成电路 VLSI电路 asic 系统集成 CAD/CAE 研发成果 IC制造 开发者
在线阅读 下载PDF
征稿通知 第15届国际专用集成电路会议
11
《半导体技术》 CAS 北大核心 2023年第1期80-80,共1页
第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际... 第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。大会将评选出优秀学生与青年学者论文,并安排EDA工具、制造厂商、IC工艺、器件测试仪器以及最新ASIC产品的展示。 展开更多
关键词 专用集成电路 IC工艺 VLSI电路 EDA工具 asic 江苏南京 系统集成 器件测试
在线阅读 下载PDF
征稿通知 第13届国际专用集成电路会议
12
《半导体技术》 CAS 北大核心 2019年第1期80-80,共1页
主办单位国际电机与电子工程师协会北京分会(IEEE Beijing Section)复旦大学重庆大学承办单位复旦大学重庆大学支持单位IEEE CASS IEEE SSCS上海分支会IEEE EDS上海分支会IET上海分会中国电子学会(CIE)第十三届IEEE国际专用集成电路会议... 主办单位国际电机与电子工程师协会北京分会(IEEE Beijing Section)复旦大学重庆大学承办单位复旦大学重庆大学支持单位IEEE CASS IEEE SSCS上海分支会IEEE EDS上海分支会IET上海分会中国电子学会(CIE)第十三届IEEE国际专用集成电路会议(ASICON 2019)将于2019年10月29日-11月1日在重庆希尔顿大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。 展开更多
关键词 专用集成电路 中国电子学会 CAD/CAE IEEE 重庆大学 VLSI电路 复旦大学 asic
在线阅读 下载PDF
征稿通知 第12届国际专用集成电路会议
13
《半导体技术》 CSCD 北大核心 2017年第5期400-400,共1页
第十二届IEEE国际专用集成电路会议（ASICON20171将于2017年10月25-28日在中国贵阳举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际沦坛，介绍他们在... 第十二届IEEE国际专用集成电路会议（ASICON20171将于2017年10月25-28日在中国贵阳举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际沦坛，介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。大会将评选出优秀学生论文， 展开更多
关键词 专用集成电路 征稿通知 国际 VLSI电路 CAD/CAE asic 制造厂商 工艺设计
在线阅读 下载PDF
ASIC集成信息支撑系统
14
作者 庄凌 武新明 巢来春 《管理工程学报》 CSSCI 1999年第1期33-36,3,共5页
本文分析了我国ＡＳＩＣ“市场—设计—制造”体系的特点及存在的问题，提出了Ａ－ＳＩＣ生产面向市场、垂直集成、集成信息系统的三个策略。
关键词 专用集成电路(asic) 信息支撑系统 垂直集成
在线阅读 下载PDF
数字系统设计与ASIC技术 被引量：5
15
作者 陈爱萍 张深基 《电力系统及其自动化学报》 CSCD 2001年第2期36-38,共3页
随着数字电子技术的迅速发展 ,数字逻辑系统设计的传统方法已无法满足设计要求 ,电子设计自动化 ( EDA)技术在系统设计时只需输入系统级的行为和功能描述 ,其它大部分繁锁的工作由计算机完成 ,设计师能专注于整个系统的设计 ,从而大大... 随着数字电子技术的迅速发展 ,数字逻辑系统设计的传统方法已无法满足设计要求 ,电子设计自动化 ( EDA)技术在系统设计时只需输入系统级的行为和功能描述 ,其它大部分繁锁的工作由计算机完成 ,设计师能专注于整个系统的设计 ,从而大大提高设计效率。本文论述了数字系统自顶向下的设计方法、VHDL及其在 展开更多
关键词 专用集成电路 VDHL语言 数字系统 EDA asic VHDL
在线阅读 下载PDF
低存储高速可重构LDPC码译码器设计及ASIC实现 被引量：8
16
作者 栾志斌 裴玉奎 葛宁 《电子与信息学报》 EI CSCD 北大核心 2014年第10期2287-2292,共6页
在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该... 在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。 展开更多
关键词 低密度奇偶校验(LDPC)码 无线通信 可重构 低存储 高吞吐率 专用集成电路(asic)
在线阅读 下载PDF
实时图像采集及边缘提取ASIC设计 被引量：4
17
作者 李玉山 陈颖琪 《西安电子科技大学学报》 EI CAS CSCD 北大核心 1995年第1期14-20,共7页
建造图像系统追求的是数据吞吐量和处理速度，为了提高实时性，一些关键的功能必须用ＶＬＳＩ硬件来实现．作者研制的ＩＡＡｐ系统可以完成图像的采集和处理．文中着重介绍了系统中的板级方案以及其中的ＡＳＩＣ设计．具体电路采用ＦＰ... 建造图像系统追求的是数据吞吐量和处理速度，为了提高实时性，一些关键的功能必须用ＶＬＳＩ硬件来实现．作者研制的ＩＡＡｐ系统可以完成图像的采集和处理．文中着重介绍了系统中的板级方案以及其中的ＡＳＩＣ设计．具体电路采用ＦＰＧＡ的形式来实现，共计使用了一块２０００门和两块４２００门的芯片来完成２５６×２５６×８位、５１２×５１２×８位图像的采集和线图像边缘提取等功能．系统的联试是成功的．该方案的优点在于印制板简化，实时性提高，可靠性改善，具有可扩充性和可移植性． 展开更多
关键词 asic 图像采集 边缘提取 图像处理 专用集成电路
在线阅读 下载PDF
基于ASIC实现的高速可扩展并行IP路由查找算法 被引量：5
18
作者 谭明锋 龚正虎 《电子学报》 EI CAS CSCD 北大核心 2005年第2期209-213,共5页
本文提出的IP路由查找算法基于ASIC实现 ,用多个Hash函数对不同长度的前缀进行映射并保存在不同的组相联存储器中 ,运用组相联存储器的特性很好地解决了Hash碰撞 ,并极大地减少了空间耗费 .查找时并行查找所有存储器以进行最长前缀匹配 ... 本文提出的IP路由查找算法基于ASIC实现 ,用多个Hash函数对不同长度的前缀进行映射并保存在不同的组相联存储器中 ,运用组相联存储器的特性很好地解决了Hash碰撞 ,并极大地减少了空间耗费 .查找时并行查找所有存储器以进行最长前缀匹配 ,可在一次访存时间内完成查表 ,而路由更新平均只需数次访存 .该算法在使用 10ns的存储器件时已可满足OC 76 8接口的线速转发要求 ,而且具有良好的可扩展性和并行性 ,可满足更大容量的路由表和更高速度网络单元的线速转发要求 . 展开更多
关键词 专用集成电路(asic) IP路由查找 可扩展性 并行性 0C768接口 线速转发
在线阅读 下载PDF
基于FPGA的ASIC芯片抗辐射性能评估系统 被引量：3
19
作者 刘海静 王正 +1 位作者 单毅 董业民 《半导体技术》 CAS 北大核心 2021年第3期249-254,共6页
针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还... 针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm^(2)·mg^(-1)的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。 展开更多
关键词 专用集成电路(asic) 抗辐射 现场可编程门阵列(FPGA) 单粒子翻转(SEU) 性能评估
在线阅读 下载PDF
CPU桥ASIC设计中CPU模拟器的设计 被引量：1
20
作者 邓让钰 邢座程 谢伦国 《计算机工程与应用》 CSCD 北大核心 2001年第1期99-100,共2页
功能模拟是设计高性能微处理器接口ＡＳＩＣ芯片的重要环节，目的是消除ＡＳＩＣ的功能性设计错误。为了更好地对ＡＳＩＣ芯片进行模拟，需要灵活、方便、能够体现微处理器行为的ＣＰＵ模型，文章将介绍了对一个ＣＰＵ行为模拟器的开发。
关键词 asic 专用集成电路 设计 微处理器 CPU 模拟器
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部