专用指令集处理器模型的研究 被引量：1

1

作者 余洁 王志刚 +1 位作者 周学海 李曦 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2008年第7期1125-1130,共6页

针对现有专用指令集处理器(ASIP)模型的不足和ASIP的特点,提出了一个新型的ASIP模型——xpMODEL.它以指令行为作为设计核心,引入指令行为有限状态机IB-EFSM建立指令操作的时序调度机制,通过原语操作完成行为中对处理器资源的调用,有效... 针对现有专用指令集处理器(ASIP)模型的不足和ASIP的特点,提出了一个新型的ASIP模型——xpMODEL.它以指令行为作为设计核心,引入指令行为有限状态机IB-EFSM建立指令操作的时序调度机制,通过原语操作完成行为中对处理器资源的调用,有效地对指令的流水化操作进行了建模.在对处理器资源的建模中,利用资源库描述处理器的部件、存储和连接,并通过抽象层和行为层的部件双层建模形式有效地支持了对ASIP中专用硬件和外围部件的描述.介绍了xpMODEL对一些复杂执行机制,如forwarding技术、动态调度技术、分支预测技术和中断技术建模的支持,说明了其建模能力相对于现有的ASIP模型的优势. 展开更多

关键词 专用指令集处理器 xpMODEL 指令行为有限状态机

在线阅读 下载PDF 职称材料

高性能PLC专用指令集处理器设计与仿真 被引量：3

2

作者 曾舒婷 杨志家 《微电子学与计算机》 CSCD 北大核心 2011年第7期76-81,共6页

该高性能PLC专用指令集处理器采用自主设计的PLC专用指令集,符合PLC指令特征,可减少该PLC专用指令集处理器执行的指令数,并采用32位RISC体系结构加快PLC程序的执行速度.该高性能PLC专用指令集处理器采用哈佛总线结构,寄存器组采用位编... 该高性能PLC专用指令集处理器采用自主设计的PLC专用指令集,符合PLC指令特征,可减少该PLC专用指令集处理器执行的指令数,并采用32位RISC体系结构加快PLC程序的执行速度.该高性能PLC专用指令集处理器采用哈佛总线结构,寄存器组采用位编址模式,位处理器可加速PLC布尔运算,功能块单元可提高功能块指令执行的精度,并采用四级流水线提高PLC指令的执行速度.现已完成了该高性能PLC专用指令集处理器的系统功能仿真,经测试仿真结果正确. 展开更多

关键词 PLC 专用指令集 专用指令集处理器 RISC体系结构 四级流水线

在线阅读 下载PDF 职称材料

专用指令集处理器设计的架构性研究 被引量：1

3

作者 Gert Goossens 《中国集成电路》 2013年第10期41-43,49,共4页

今日的半导体行业受到快速增长的智能消费设备市场的推动。这些产品具有功能丰富，多感官，无线互联，永久在线，以及绿色环保的特征。传统的SoC设计方法是基于一个或多个嵌入式微处理器内核（如ARM）的运用，辅之以硬连线加速器。

关键词 专用指令集处理器 设计方法 架构 微处理器内核 半导体行业 设备市场 无线互联 绿色环保

在线阅读 下载PDF 职称材料

用于智能传声器的低功耗语音降噪处理器设计 被引量：1

4

作者 陈黎明 陈铖颖 杨骏 《上海交通大学学报》 EI CAS CSCD 北大核心 2018年第9期1098-1103,共6页

研究一种低功耗语音降噪处理器,提高传声器信噪比和智能化程度.该降噪处理器采用专用指令集处理器内核+硬件加速器的异构多核架构,兼顾低功耗、运算效率和灵活性.专用指令集处理器内核为24-bit位宽、多级流水、双哈佛存储结构,定制专用... 研究一种低功耗语音降噪处理器,提高传声器信噪比和智能化程度.该降噪处理器采用专用指令集处理器内核+硬件加速器的异构多核架构,兼顾低功耗、运算效率和灵活性.专用指令集处理器内核为24-bit位宽、多级流水、双哈佛存储结构,定制专用语音加速指令和硬件,提升运算效率.硬件加速器负责密集、规整的时域/频域变换操作,采用可配置结构,保证硬件灵活性,并通过中断和共享存储器机制与专用指令集处理器内核通信.基于SMIC 130nm工艺完成该降噪处理器芯片设计,结果显示处理器完成语音降噪任务,背景噪声下降约10dB,平均电流仅206μA. 展开更多

关键词 专用指令集处理器 语音信号处理 数字信号处理器 低功耗设计 微机电系统传声器

在线阅读 下载PDF 职称材料

基于Benes网络结构的比特置换在处理器中的实现

5

作者 于学荣 戴紫彬 《电子技术应用》 北大核心 2006年第9期44-45,66,共3页

比特置换操作在对称密码算法中使用频率非常高,它所采用的非线性变换能够实现高安全性。但现有的可编程处理器对单个比特的操作并不直接支持。就此问题,研究了比特置换操作在处理器上的高效灵活实现方法,提出了一种基于Benes网络结构的... 比特置换操作在对称密码算法中使用频率非常高,它所采用的非线性变换能够实现高安全性。但现有的可编程处理器对单个比特的操作并不直接支持。就此问题,研究了比特置换操作在处理器上的高效灵活实现方法,提出了一种基于Benes网络结构的硬件可实现的比特置换结构及其在不同指令集上的应用,并在FPGA上进行了验证。 展开更多

关键词 比特置换 专用指令集微处理器 查找表 Benes网络结构

在线阅读 下载PDF 职称材料

基于数据流图的专用指令生成方法 被引量：2

6

作者 李德贤 严晓浪 彭剑英 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2009年第1期103-107,共5页

提出了一种基于数据流图(DFG)的专用指令生成方法.以目标应用的高级语言参考代码为起点,通过编译器前端转化为三地址中间格式,得到有向数据流图.使用提出的基于处理器体系架构约束的静态搜索算法对得到的数据流图进行搜索,得到满足约束... 提出了一种基于数据流图(DFG)的专用指令生成方法.以目标应用的高级语言参考代码为起点,通过编译器前端转化为三地址中间格式,得到有向数据流图.使用提出的基于处理器体系架构约束的静态搜索算法对得到的数据流图进行搜索,得到满足约束的操作组合.结合典型测试序列的动态运行数据对搜索结果进行进一步的筛选,确定对于目标应用性能起关键作用的操作组合,以此作为专用加速指令.该方法实现了数据流图提取的自动化,并结合了静态数据流图搜索与动态结果筛选.通过在视频压缩专用处理器设计中的应用,证明此方法可以快速高效地进行专用指令的自动生成. 展开更多

关键词 专用指令集处理器 数据流图 指令生成

在线阅读 下载PDF 职称材料

一种FFT并行处理机的设计与实现 被引量：2

7

作者 张犁 李双飞 +1 位作者 石光明 李甫 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2010年第4期630-635,共6页

专用指令集处理器具有数字信号处理器的可编程性和专用处理电路的高速性,以专用指令集处理器为核心构成的阵列式并行处理系统在高速实时处理方面有着非常重要的应用.为此,提出了一种基于专用指令集处理器的快速傅里叶变换并行处理机实... 专用指令集处理器具有数字信号处理器的可编程性和专用处理电路的高速性,以专用指令集处理器为核心构成的阵列式并行处理系统在高速实时处理方面有着非常重要的应用.为此,提出了一种基于专用指令集处理器的快速傅里叶变换并行处理机实现方法.设计了基于精简指令集处理器体系结构的可编程处理单元,以其为核心构成并行处理系统,采用通信矩阵解决了并行系统内各个处理单元间的数据交换问题,实现了1 024点快速傅里叶变换的并行处理.实验结果表明,在快速傅里叶变换处理方面,其处理速度比典型数字信号处理器提高30%,且具有系统并行规模大、功能灵活可变、设计复杂程度适当、设计重复利用性好的优点,非常适合在现场可编程逻辑门阵列中以SoC的形式实现. 展开更多

关键词 专用指令集处理器 快速傅里叶变换 精简指令集处理器 并行处理 数据通信

在线阅读 下载PDF 职称材料

面向数字助听器的低功耗ASIP设计 被引量：1

8

作者 薛金勇 黑勇 +1 位作者 陈黎明 于增辉 《微电子学与计算机》 CSCD 北大核心 2013年第11期9-14,共6页

数字助听器系统因具有便携性对功耗要求严格,同时功能的不断改进与增加,需要设计提供良好的灵活性与计算性能,而ASIC的设计不够灵活,GPP的设计通常不满足系统对功耗的需求.专用指令集处理器(ASIP)具有较好的性能、较低的功耗、较高的灵... 数字助听器系统因具有便携性对功耗要求严格,同时功能的不断改进与增加,需要设计提供良好的灵活性与计算性能,而ASIC的设计不够灵活,GPP的设计通常不满足系统对功耗的需求.专用指令集处理器(ASIP)具有较好的性能、较低的功耗、较高的灵活性,通过分析数字助听器算法,添加专用指令与加速单元,在设计的各个阶段综合利用软硬件的低功耗设计方法,ASIP可以很好地满足数字助听器系统对设计低功耗以及灵活性的设计需求.设计基于TSMC 130 mm工艺进行了流片,当系统工作在8 MHz时钟频率、1.2 V工作电压时,处理器功耗约0.963 mW. 展开更多

关键词 专用指令集处理器 数字助听器 指令集扩展 加速单元 低功耗

在线阅读 下载PDF 职称材料

基于ADL描述的ASIP模型体系架构 被引量：1

9

作者 朱勇 《微电子学与计算机》 CSCD 北大核心 2013年第8期53-56,共4页

为了获取ASIP(专用指令集处理器)体系结构可执行模型,实现自动化设计,研究遵循"描述-综合"设计方法学,采取了ADL(体系结构描述语言)手段,构建了对象的"功能-结构-物理"三层描述,将复杂的ASIP系统划分为不同的模型视... 为了获取ASIP(专用指令集处理器)体系结构可执行模型,实现自动化设计,研究遵循"描述-综合"设计方法学,采取了ADL(体系结构描述语言)手段,构建了对象的"功能-结构-物理"三层描述,将复杂的ASIP系统划分为不同的模型视图.ADL允许设计者以纯行为形式描述抽象复杂系统,且语言本身很容易被软件捕捉执行,因此ADL规约将驱动整个ASIP设计流程. 展开更多

关键词 体系结构描述语言 “功能-结构-物理”模型 专用指令集处理器 “描述-综合”设计方法学

在线阅读 下载PDF 职称材料

基于算子的ASIP声码器设计与实现

10

作者 荆涛 王沁 《北京交通大学学报》 EI CAS CSCD 北大核心 2007年第5期15-18,共4页

在数字语音通信的声码器设计中,针对体系结构优化、指令集生成等问题,提出了一种基于算子的ASIP声码器设计方式,对其设计关键技术进行了讨论,并通过一个基于SELP算法的声码器设计实例与仿真结果加以验证,该声码器在20 MHz主频下完成0.6 ... 在数字语音通信的声码器设计中,针对体系结构优化、指令集生成等问题,提出了一种基于算子的ASIP声码器设计方式,对其设计关键技术进行了讨论,并通过一个基于SELP算法的声码器设计实例与仿真结果加以验证,该声码器在20 MHz主频下完成0.6 kbps的SELP算法的平均功耗为200 mW,完成编解码的运算复杂度为12.5 MIPS. 展开更多

关键词 专用指令集处理器 声码器 算子 超长指令字

在线阅读 下载PDF 职称材料

万兆IPSec协议芯片关键技术研究

11

作者 桂祚勤 崔广财 +1 位作者 林存花 陈浩涓 《信息安全研究》 2020年第2期145-150,共6页

随着网络安全问题日益严重,IPSec安全协议得到了更广泛的应用.采用软件实现IPSec安全协议具有安全性较低、性能不高等特点,而纯硬件实现IPSec安全协议具有灵活性较差、并行性不高等特点.因此,在深入研究IPSec安全协议的基础上,提出一种... 随着网络安全问题日益严重,IPSec安全协议得到了更广泛的应用.采用软件实现IPSec安全协议具有安全性较低、性能不高等特点,而纯硬件实现IPSec安全协议具有灵活性较差、并行性不高等特点.因此,在深入研究IPSec安全协议的基础上,提出一种采用专用指令集处理器结合硬件加速来实现IPSec安全协议的架构,并采用40 nm CMOS工艺对该架构进行了实现验证,该芯片的IPSec处理性能可达到10 Gbps. 展开更多

关键词 网络安全 IPSEC 专用指令集处理器 抗重放 硬件查找算法

在线阅读 下载PDF 职称材料

H.264编码器典型方案分析及应用研究 被引量：1

12

作者 李学进 邱飞岳 《电视技术》 北大核心 2008年第4期32-34,共3页

对H.264编码器在不同平台的典型实现进行了介绍,对其多种优化方式和软件、硬件设计进行分析。总结了基于模型的编码器开发过程,并结合正在开发的H.264编码系统,研究了参考模型代码转换和复杂度高的模块的算法优化。

关键词 H.264 编码器 数字信号处理器 专用指令集处理器

在线阅读 下载PDF 职称材料

基于ASIP平台的H.264环内去块效应滤波器实现

13

作者 李德贤 秦兴 +1 位作者 严晓浪 彭剑英 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2008年第4期608-611,666,共5页

针对H.264/AVC环内去块效应滤波器算法中分支密集、分支判断条件产生复杂,以及可变阶数有限冲击响应（FIR）滤波算法复杂度高等性能瓶颈,基于专用指令集处理器（ASIP）Schubert平台提出了加法舍入移位指令和两级条件比较指令,并给出了... 针对H.264/AVC环内去块效应滤波器算法中分支密集、分支判断条件产生复杂,以及可变阶数有限冲击响应（FIR）滤波算法复杂度高等性能瓶颈,基于专用指令集处理器（ASIP）Schubert平台提出了加法舍入移位指令和两级条件比较指令,并给出了其专用数据通路的设计实现.根据算法分支执行分布情况优化了算法中分支选择部分的实现,保证了代码的高并行度.时钟精确指令集仿真器的运行结果表明,完成强度为4的4×4像素块边界滤波需要140个时钟周期,而完成强度小于4的边界滤波需要100个时钟周期.运行1/4共享中间格式（QCIF）测试序列时,较x264中的Intel MMX指令实现性能有48%-63%的提升.实验结果表明,使用ASIP实现,可以显著提高去块效应滤波的性能;同时由于其可编程性,可以适应多个视频标准. 展开更多

关键词 H.264/AVC 去块效应滤波 专用指令集处理器

在线阅读 下载PDF 职称材料

基于PetriNets的ASIP流水线研究

14

作者 赵谦 朱勇 《武汉纺织大学学报》 2013年第3期61-63,共3页

探讨了将CPU中流水线用PetriNets模型进行描述设计的一种方法,为了分析验证PetriNets流水线模型描述的正确与否,搭建了一个用verilog语言实现的模型CPU运行环境,该CPU的CU单元用PetriNets描述,对其做了仿真验证,对这项研究的可行性进行... 探讨了将CPU中流水线用PetriNets模型进行描述设计的一种方法,为了分析验证PetriNets流水线模型描述的正确与否,搭建了一个用verilog语言实现的模型CPU运行环境,该CPU的CU单元用PetriNets描述,对其做了仿真验证,对这项研究的可行性进行了验证,为以后进一步研究提出了一个可行的指导思想。 展开更多

关键词 PETRI网 专用指令集处理器 VERILOG硬件描述语言 可编程门阵列

在线阅读 下载PDF 职称材料