期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
一种含上电复位功能的超低功耗振荡器设计
1
作者 郭慧娴 宋树祥 蔡超波 《现代电子技术》 北大核心 2025年第18期65-69,共5页
为了以较低功耗为电路系统提供稳定可靠的时钟信号,提出一种具有上电复位(POR)与掉电检测(BOD)功能的超低功耗环形振荡器。该设计包含两种电路:低静态电流上电复位电路基于本征MOS管产生电压基准,检测到电源电压变化后释放复位信号,在... 为了以较低功耗为电路系统提供稳定可靠的时钟信号,提出一种具有上电复位(POR)与掉电检测(BOD)功能的超低功耗环形振荡器。该设计包含两种电路:低静态电流上电复位电路基于本征MOS管产生电压基准,检测到电源电压变化后释放复位信号,在复位信号释放后切断大部分电路,可以大大减小静态电流;振荡器电路使用三级环形振荡器结构,起振条件简单,电流消耗低,并接反相器以增加驱动能力。POR电路将复位信号输入至后续环形振荡器,在设计的电压范围内使振荡器工作,以小的面积和功耗获得稳定的振荡信号。基于0.13µm CMOS工艺的仿真结果表明,在0.6 V电压下,该电路POR部分静态电流约为26.6 nA,整体电路功耗约为82 nW,同时占用57.7µm×37.8µm的硅面积。 展开更多
关键词 振荡器 超低功耗 上电复位 检测 低静态 压基准
在线阅读 下载PDF
一种具有零稳态电流的新型上电复位电路 被引量:3
2
作者 单伟伟 周垚 吴建辉 《东华大学学报(自然科学版)》 CAS CSCD 北大核心 2012年第2期213-218,共6页
为实现具有超低功耗且稳定可靠的上电复位电压输出,提出了基于电平检测的具有零稳态电流的新型上电复位电路,该电路由电平检测电路、状态锁存电路和欠压检测电路组成,通过在上电复位之后切断电平检测电路的电源实现复位稳定后的零稳态电... 为实现具有超低功耗且稳定可靠的上电复位电压输出,提出了基于电平检测的具有零稳态电流的新型上电复位电路,该电路由电平检测电路、状态锁存电路和欠压检测电路组成,通过在上电复位之后切断电平检测电路的电源实现复位稳定后的零稳态电流,其输出复位电压的状态由状态锁存电路锁存.该电路采用0.18μm Bi-CMOS工艺设计,电源电压为1.8 V.Cadence Spectre的仿真结果表明,该电路在上电复位结束后的稳态仅有数纳安的漏电流,起拉电压和欠压检测电压受温度影响很小,因而适用于集成到超大规模片上系统(SoC)芯片中. 展开更多
关键词 上电复位 零稳态 平检测 起拉
在线阅读 下载PDF
保证可编程芯片和单片机上电复位信号时序正确的两种方法 被引量:1
3
作者 杨书华 柏军 《电测与仪表》 北大核心 2003年第5期42-43,51,共3页
首先介绍了在嵌入式系统中,CPU和可编程芯片上电复位电路不仅要满足复位时间要求,而且还要有正确的时序,保证在对可编程芯片初始化时,该芯片上电复位已经结束。然后分别介绍了用硬件法和软件法实现可编程芯片和单片机上电复位信号时序... 首先介绍了在嵌入式系统中,CPU和可编程芯片上电复位电路不仅要满足复位时间要求,而且还要有正确的时序,保证在对可编程芯片初始化时,该芯片上电复位已经结束。然后分别介绍了用硬件法和软件法实现可编程芯片和单片机上电复位信号时序正确的实施过程。 展开更多
关键词 嵌入式系统 CPU 可编程芯片 上电复位 单片机 时序 软件法 硬件法
在线阅读 下载PDF
用于射频标签的低功耗上电复位电路 被引量:2
4
作者 张旭琛 彭敏 +1 位作者 戴庆元 杜涛 《半导体技术》 CAS CSCD 北大核心 2011年第1期45-48,共4页
介绍了一种用于射频标签芯片中数字逻辑部分的上电复位电路。该上电复位电路适应于低电源电压的芯片,改变MOS晶体管的参数以及延迟时间可以调节脉冲的宽度和数字门电路加宽脉冲的宽度,通过反馈管,电路能够抵抗比较大的电源电压噪声影响... 介绍了一种用于射频标签芯片中数字逻辑部分的上电复位电路。该上电复位电路适应于低电源电压的芯片,改变MOS晶体管的参数以及延迟时间可以调节脉冲的宽度和数字门电路加宽脉冲的宽度,通过反馈管,电路能够抵抗比较大的电源电压噪声影响。电路产生上电复位信号脉冲后,通过反馈控制使能端信号关断整个电路,实现低功耗。电路采用华虹NEC公司0.13μm标准CMOS工艺流片,测试结果表明,此电路能够输出有效的脉冲信号;脉冲过后的导通电流基本为0。FPGA平台的验证表明,芯片输出的POR信号能够正确启动标签中的数字基带芯片,输出信号有效。 展开更多
关键词 上电复位 低功耗 射频识别 0.13μm 互补金属氧化物半导体
在线阅读 下载PDF
一种高可靠性上电复位芯片的设计
5
作者 王汉祥 李富华 谢卫国 《现代电子技术》 2009年第2期12-15,共4页
为了解决传统上电复位电路二次上电时易失效的问题,提出以比较器结构为基础,由带隙基准、电阻网络和逻辑电路等组成的高可靠性的上电复位解决方案。并增加复位延时电路,进一步提高复位可靠性。使用0.6μm双层多晶硅N阱CMOS工艺模型,利用... 为了解决传统上电复位电路二次上电时易失效的问题,提出以比较器结构为基础,由带隙基准、电阻网络和逻辑电路等组成的高可靠性的上电复位解决方案。并增加复位延时电路,进一步提高复位可靠性。使用0.6μm双层多晶硅N阱CMOS工艺模型,利用HSpice对其功能仿真,结果表明该电路3.3 V工作电压下的阈值电压为3.08 V,复位延时时间为100 ms,能稳定可靠地提供复位信号,可适用于电脑、微控制器以及便携式电子产品的电源监控。 展开更多
关键词 上电复位 带隙基准 温度系数 运算跨导放大器 激光调整
在线阅读 下载PDF
版图面积受限POR电路中复位延迟问题的研究
6
作者 屈小钢 杨海钢 《电子与信息学报》 EI CSCD 北大核心 2010年第6期1389-1394,共6页
针对上电复位电路中实现毫秒级复位时间的电阻和电容所需面积过大的问题,该文给出了一种基于指数时间扩展技术的面积有效的延时电路。该电路利用环形振荡器产生信号的周期作为参考单位延时,通过异步分频实现增大的指数倍的延时,能在节... 针对上电复位电路中实现毫秒级复位时间的电阻和电容所需面积过大的问题,该文给出了一种基于指数时间扩展技术的面积有效的延时电路。该电路利用环形振荡器产生信号的周期作为参考单位延时,通过异步分频实现增大的指数倍的延时,能在节省芯片面积的情况下实现毫秒级延时,在上电复位电路中实现足够长的复位时间。同时,该文给出了SMIC 0.18μm工艺下设计的SPICE仿真和实验测试结果。实现延迟时间0.91ms和54.9ms时,电路版图面积分别约为172μm×75μm和172μm×95μm。与通常的RC方法相比,实现相同的延时至少各节省约82.8%和97%的面积。 展开更多
关键词 VLSI ASIC 可编程逻辑器件 延时 上电复位
在线阅读 下载PDF
抗单粒子翻转的高可靠移位寄存器设计 被引量:1
7
作者 苏梦瑶 陈旭斌 +6 位作者 邱仅朋 王志宇 刘家瑞 陈华 尚永衡 刘东栋 郁发新 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2016年第4期792-798,共7页
为了提高传统移位寄存器的可靠性和耐辐射性,提出抗单粒子翻转(SEU)的高可靠移位寄存器.该设计基于TSMC 0.18μm 1.8V1P5M工艺,利用双边复位、位线分离和三模冗余技术,设计双边上电复位(POR)和SEU加固双互锁存储单元(DICE)结构.从原理... 为了提高传统移位寄存器的可靠性和耐辐射性,提出抗单粒子翻转(SEU)的高可靠移位寄存器.该设计基于TSMC 0.18μm 1.8V1P5M工艺,利用双边复位、位线分离和三模冗余技术,设计双边上电复位(POR)和SEU加固双互锁存储单元(DICE)结构.从原理图和版图两个层面,对传统移位寄存器结构进行全面SEU加固.为了模拟单粒子效应,在电路敏感节点注入不同线性能量传输(LET)的瞬态电流脉冲,利用Spectre仿真器及BSIM3v3物理模型,结合瞬态电路分析理论,对所设计的移位寄存器进行抗单粒子翻转性能仿真验证.仿真结果表明,提出的双边复位POR和SEU加固DICE电路在LET为100MeV·cm2/mg时不发生翻转.与传统的移位寄存器相比,设计的移位寄存器的抗单粒子翻转能力有显著的提高,具备高可靠性和辐射耐受性,可以用于航天领域的CMOS芯片设计. 展开更多
关键词 单粒子翻转 双边上电复位 位线分离 三模冗余 双互锁存储单元
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部