期刊文献+
共找到25篇文章
< 1 2 >
每页显示 20 50 100
静态随机存储器单粒子翻转效应的二维数值模拟 被引量:5
1
作者 郭红霞 陈雨生 +2 位作者 周辉 贺朝会 李永宏 《原子能科学技术》 EI CAS CSCD 2003年第6期508-512,共5页
采用MEDICI二维模拟软件对静态存储器SRAM的单粒子翻转(SEU)现象进行了计算。对MOSFET漏区模拟得到的结果与电荷漏斗模型相吻合,表明所建立的物理模型的正确性。通过输入不同粒子的线性能量传输LET值,得到了某一结构器件的收集电荷与LE... 采用MEDICI二维模拟软件对静态存储器SRAM的单粒子翻转(SEU)现象进行了计算。对MOSFET漏区模拟得到的结果与电荷漏斗模型相吻合,表明所建立的物理模型的正确性。通过输入不同粒子的线性能量传输LET值,得到了某一结构器件的收集电荷与LET值的关系曲线,并给出临界电荷7 73×10-14C。 展开更多
关键词 静态随机存储器 单粒子翻转 SEU sram 电荷漏斗模型 加速器
在线阅读 下载PDF
静态随机存储器在轨自检算法 被引量:1
2
作者 吴洋 王羿 +3 位作者 于新宇 许智龙 任放 黄缙 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2021年第6期1233-1240,共8页
静态随机存储器(SRAM)在轨自检应用于星载电子设备上电初始化过程中,能够在电子设备开始工作前发现存储器的故障单元,为评估电子设备健康状态提供依据。分析了SRAM的结构和常见的故障原理,针对在轨应用这一特殊背景开展研究,提出了对典... 静态随机存储器(SRAM)在轨自检应用于星载电子设备上电初始化过程中,能够在电子设备开始工作前发现存储器的故障单元,为评估电子设备健康状态提供依据。分析了SRAM的结构和常见的故障原理,针对在轨应用这一特殊背景开展研究,提出了对典型测试算法的改进方案。在完成对改进方案的分析和评价后,以8 K×8 bit存储器为例开展算法的实现,并验证了改进方案的可行性。与典型测试算法相比,所提改进方案具有资源开销少、故障覆盖率高等优点。 展开更多
关键词 静态随机存储器(sram) 在轨自检 MARCH算法 集成电路测试 航天产品
在线阅读 下载PDF
非易失性静态随机存储器研究进展
3
作者 冯平 尹家宇 +4 位作者 宋长坤 余仕湖 李伯阳 陈铖颖 左石凯 《半导体技术》 CAS 北大核心 2022年第1期1-8,18,共9页
在非易失性存储器领域,非易失性静态随机存储器(NVSRAM)可以克服现有非易失性存储器的缺点与限制,并完全替代静态随机存储器(SRAM)。首先,对几种新型非易失性存储器进行了简单阐述;其次介绍了NVSRAM的基本工作原理和特点,针对NVSRAM在... 在非易失性存储器领域,非易失性静态随机存储器(NVSRAM)可以克服现有非易失性存储器的缺点与限制,并完全替代静态随机存储器(SRAM)。首先,对几种新型非易失性存储器进行了简单阐述;其次介绍了NVSRAM的基本工作原理和特点,针对NVSRAM在解决传统SRAM掉电数据储存问题、加快读取速度以及减少功耗等方面的优势进行阐述。对近年来基于阻变存储器的NVSRAM的研究背景和国内外研究现状进行了调研,着重比较和分析了已有结构的优缺点,重点探讨了提高恢复率、减少漏电流和降低功耗的关键优化技术。最后,展望了NVSRAM未来的应用和研究发展方向。 展开更多
关键词 非易失性 静态随机存储器(sram) 恢复率 漏电流 功耗
在线阅读 下载PDF
基于物理α指数MOSFET模型的SRAM存储体单元优化 被引量:1
4
作者 顾明 杨军 《电子与信息学报》 EI CSCD 北大核心 2007年第1期223-226,共4页
存储体单元是静态随机存储器(SRAM)最基本、最重要的组成部分,它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。该文采用物理α指数MOSFET模型建立了与SRAM存储体单元相关的功耗,延迟的性能模型,并结合存... 存储体单元是静态随机存储器(SRAM)最基本、最重要的组成部分,它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。该文采用物理α指数MOSFET模型建立了与SRAM存储体单元相关的功耗,延迟的性能模型,并结合存储体单元面积模型以及可靠性分析,提出了一种存储体单元结构优化方法。实验结果表明采用此优化方法得出的存储体单元结构降低了功耗,访问时间以及面积,与仿真结果相比误差小于10%,实验仿真结果证明了性能模型和优化方法的有效性和正确性。 展开更多
关键词 静态随机存储器(sram) 物理α指数MOSFET模型 存储体单元
在线阅读 下载PDF
基于FPGA和SRAM的智能点胶机控制系统设计 被引量:12
5
作者 李晓坤 刘百玉 +3 位作者 欧阳娴 白永林 党君礼 雷娟 《仪器仪表学报》 EI CAS CSCD 北大核心 2009年第7期1378-1383,共6页
介绍了一种基于FPGA和SRAM的新型点胶机智能控制系统,可以采用手动、自动和连动三种模式对开启时间进行控制,其步进时间为0.01s,调节范围为0.01s~999.99s。此系统利用FPGA高密度、高可靠性、可反复擦写和可以现场编程、灵活调制的特点... 介绍了一种基于FPGA和SRAM的新型点胶机智能控制系统,可以采用手动、自动和连动三种模式对开启时间进行控制,其步进时间为0.01s,调节范围为0.01s~999.99s。此系统利用FPGA高密度、高可靠性、可反复擦写和可以现场编程、灵活调制的特点,将整个系统的大部分功能集成在FPGA里,将系统运行过程中产生的数据存放在SRAM中,利用一个4×5的矩阵键盘为输入,五位的数码管和四个LED为输出,可以很方便地对点胶机的工作状态进行控制,并在不改变硬件结构的情况下,对系统进行升级。此系统还可用作其他设备和仪器的控制开关。 展开更多
关键词 自动模式 连动模式 现场可编程逻辑阵列(FPGA) 静态随机存储器(sram)
在线阅读 下载PDF
SRAM型FPGA单粒子辐照试验系统技术研究 被引量:5
6
作者 孙雷 段哲民 +1 位作者 刘增荣 陈雷 《计算机工程与应用》 CSCD 2014年第1期49-52,共4页
单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置... 单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置回读技术。借助国内高能量大注量率的辐照试验环境,完成FPGA单粒子翻转(SEU)、单粒子闩锁(SEL)和单粒子功能中断(SEFI)等单粒子效应的检测,试验结果表明,该方法可以科学有效地对SRAM型FPGA抗单粒子辐射性能进行评估。 展开更多
关键词 现场可编程门阵列(FPGA) 空间辐射 单粒子效应 回读 静态随机存储器(sram) Field PROGRAMMABLE Gate Array(FPGA) Static Random Access Memory(sram)
在线阅读 下载PDF
用0.8μm工艺技术设计的65-kb BiCMOS SRAM 被引量:4
7
作者 董素玲 成立 +1 位作者 王振宇 高平 《半导体技术》 CAS CSCD 北大核心 2003年第6期44-48,共5页
设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成... 设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成密度的长处,又获得了双极型(Bipolar)电路快速、大电流驱动能力的优点,因此,特别适用于高速缓冲静态存储系统和便携式数字电子设备中。 展开更多
关键词 0.8μm工艺技术 静态随机存取存储器 BICMOS sram 双极互补金属氧化物半导体器件 输入/输出电路 地址译码器
在线阅读 下载PDF
边界扫描SRAM簇板级互连测试研究 被引量:1
8
作者 李桂祥 刘明云 +1 位作者 杨江平 项建涛 《半导体技术》 CAS CSCD 北大核心 2004年第3期61-66,共6页
由于边界扫描结构的复杂与费用的关系,在现代电子电路中广泛使用的静态随机存取存储器还很少包含边界扫描结构。本文提出了一种能完全实现SRAM簇互连测试的方法,该方法能检测SRAM簇控制线、数据线和地址线的板级互连故障,且测试长度较短。
关键词 边界扫描 sram 板级互连 静态随机存取存储器 测试
在线阅读 下载PDF
无SRAM的H.264/AVC去块效应滤波器 被引量:1
9
作者 李健 乔飞 +1 位作者 罗嵘 杨华中 《电子与信息学报》 EI CSCD 北大核心 2008年第8期2012-2016,共5页
针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片... 针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片内SRAM,将对片内SRAM的访问降为0。仿真结果显示,该电路在工作频率为100MHz时对HDTV能较好地实现实时滤波;在0.18μm工艺下,综合后的等效逻辑门数只有16.8k。 展开更多
关键词 H.264/AVC 去块效应滤波器 数据复用 sram(静态随机存储器) VLSI设计
在线阅读 下载PDF
采用钳位二极管的新型低功耗SRAM的设计 被引量:1
10
作者 张立军 吴晨 +1 位作者 王子欧 毛凌锋 《高技术通讯》 CAS CSCD 北大核心 2014年第2期171-176,共6页
给出了一种设计低功耗静态随机存储器(SRAM)的技术,实现了在电路级与架构级层次上同时降低漏电流与动态功耗。该技术采用源极偏压结构控制漏电流,将一个钳位二极管与NMOS管并联插入GND与SRAM单元的源极之间,当NMOS打开时SRAM进行正常的... 给出了一种设计低功耗静态随机存储器(SRAM)的技术,实现了在电路级与架构级层次上同时降低漏电流与动态功耗。该技术采用源极偏压结构控制漏电流,将一个钳位二极管与NMOS管并联插入GND与SRAM单元的源极之间,当NMOS打开时SRAM进行正常的读写操作,而NMOS关闭则会将源极电压抬高至钳位电压,降低漏电流的同时保证了数据的稳定性;对SRAM结构进行独特的布局,引入Z译码电路,极大地减少每次操作时激活的存储单元数量,明显降低动态功耗;将power-gating技术与高阈值(highV_(th))器件相结合的低功耗设计应用于外围电路,进一步降低漏电流。基于UMC 55nm SP CMOS工艺制造了包含多个SRAM实例(instance)的测试芯片,测试结果证明了该技术的有效性与可靠性。 展开更多
关键词 静态随机存储器(sram) 低功耗 钳位二极管 漏电流
在线阅读 下载PDF
基于仲裁器PUF的SRAM FPGA防克隆技术设计与实现 被引量:1
11
作者 丁浩 王建业 吕方旭 《半导体技术》 CAS CSCD 北大核心 2015年第4期273-277,共5页
为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路。该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID。在此ID的控制下,被保护电路只能在指定... 为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路。该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID。在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的。防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等三部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用。最后在FPGA开发平台上证明了该电路的可行性。 展开更多
关键词 防克隆 现场可编程门阵列(FPGA) 仲裁器 物理不可克隆函数(PUF) 静态随机存储器(sram)
在线阅读 下载PDF
星载计算机SRAM抗单粒子多位翻转技术 被引量:7
12
作者 李晓花 王雅云 +1 位作者 于锋 丁传红 《计算机工程与设计》 北大核心 2015年第6期1519-1523,1529,共6页
为提高传统纠检错(error detection and correction,EDAC)模块对星载SRAM中单粒子多位翻转(multiple bit upsets,MBU)的纠错率,提出一种能同时纠正多比特位翻转的技术,称为数据交错技术。参照版图交错法的原理,在FPGA的软件设计等级实... 为提高传统纠检错(error detection and correction,EDAC)模块对星载SRAM中单粒子多位翻转(multiple bit upsets,MBU)的纠错率,提出一种能同时纠正多比特位翻转的技术,称为数据交错技术。参照版图交错法的原理,在FPGA的软件设计等级实现数据的交错存储,将单粒子的多位翻转分离后,分别通过EDAC模块纠正。仿真结果表明,该数据交错技术与(12,8)汉明码及(21,16)汉明码结合后,可将传统EDAC模块对单粒子引起的两位及三位翻转的纠错率从53.69%及28.91%提升至99.82%,以较低代价,实现了MBU大部分翻转形式的纠正。 展开更多
关键词 星载计算机 静态随机存储器 (sram ) 单粒子多位翻转 数据交错 高可靠性
在线阅读 下载PDF
基于TSV转接板的3D SRAM单粒子多位翻转效应 被引量:1
13
作者 王荣伟 范国芳 +1 位作者 李博 刘凡宇 《半导体技术》 CAS 北大核心 2021年第3期229-235,254,共8页
为了研究硅通孔(TSV)转接板及重离子种类和能量对3D静态随机存储器(SRAM)单粒子多位翻转(MBU)效应的影响,建立了基于TSV转接板的2层堆叠3D封装SRAM模型,并选取6组相同线性能量传递(LET)值、不同能量的离子(^(11)B与^4He、^(28)Si与^(19)... 为了研究硅通孔(TSV)转接板及重离子种类和能量对3D静态随机存储器(SRAM)单粒子多位翻转(MBU)效应的影响,建立了基于TSV转接板的2层堆叠3D封装SRAM模型,并选取6组相同线性能量传递(LET)值、不同能量的离子(^(11)B与^4He、^(28)Si与^(19)F、^(58)Ni与^(27)Si、^(86)Kr与^(40)Ca、^(107)Ag与^(74)Ge、^(181)Ta与^(132)Xe)进行蒙特卡洛仿真。结果表明,对于2层堆叠的TSV 3D封装SRAM,低能离子入射时,在Si路径下,下堆叠层SRAM多位翻转率比上堆叠层高,在TSV(Cu)路径下,下堆叠层SRAM多位翻转率比Si路径下更大;具有相同LET值的高能离子产生的影响较小。相比2D SRAM,在空间辐射环境中使用基于TSV转接板技术的3D封装SRAM时,需要进行更严格的评估。 展开更多
关键词 硅通孔(TSV)转接板 三维静态随机存储器(sram) 单粒子翻转(SEU) 重离子 多位翻转(MBU) Geant4软件
在线阅读 下载PDF
一种新型单粒子翻转加固SRAM单元 被引量:3
14
作者 刘鸿瑾 李天文 +3 位作者 稂时楠 张建锋 刘群 袁大威 《半导体技术》 CAS CSCD 北大核心 2018年第12期941-948,共8页
随着器件特征尺寸缩小,发生在敏感节点之间的电荷共享使加固静态随机存储器(SRAM)单元容易发生单粒子翻转(SEU)。通过对ROCK,WHIT,Quatrol及JUNG等SRAM单元的SEU加固机理分析,提出一种新型SEU加固SRAM单元,并从面积、延时、功耗和SEU恢... 随着器件特征尺寸缩小,发生在敏感节点之间的电荷共享使加固静态随机存储器(SRAM)单元容易发生单粒子翻转(SEU)。通过对ROCK,WHIT,Quatrol及JUNG等SRAM单元的SEU加固机理分析,提出一种新型SEU加固SRAM单元,并从面积、延时、功耗和SEU恢复时间等方面对传统加固单元和新结构进行了对比与分析。结果表明新型SEU加固SRAM单元具有更高的临界电荷和更低的SEU恢复时间。由于其只有两个翻转敏感节点对,新结构抗SEU的能力优于ROCK,Quatrol和JUNG结构。新提出的结构以较小的面积和性能代价,显著提高SRAM单元抗SEU能力,可有效降低SRAM型存储器在深亚微米工艺节点的软错误率。 展开更多
关键词 单粒子翻转(SEU) 静态随机存储器(sram) 抗辐照加固设计 多节点翻转 存储器
在线阅读 下载PDF
SRAM型FPGA中SEM IP核的验证与自动注错方法 被引量:1
15
作者 张皓 裴玉奎 《半导体技术》 CAS CSCD 北大核心 2017年第3期223-228,240,共7页
星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路。为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,... 星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路。为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证。为提高测试效率,设计了基于上述平台的自动注错方法。经过验证,该方法能够达到预期的帧地址覆盖率。实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用。 展开更多
关键词 单粒子翻转(SEU)效应 静态随机存储器(sram) 现场可编程门阵列(FPGA) 软错误缓解(SEM)控制器IP核 自动注错
在线阅读 下载PDF
双端口SRAM抗写干扰结构的优化设计 被引量:2
16
作者 李学瑞 秋小强 刘兴辉 《半导体技术》 CAS 北大核心 2023年第7期617-623,共7页
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平... 针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。 展开更多
关键词 双端口静态随机存储器(sram) 位线电平复制 写干扰 控制逻辑 数据写入时间
在线阅读 下载PDF
28 nm低功耗工艺SRAM失效分析 被引量:4
17
作者 魏文 蔡恩静 高金德 《半导体技术》 CSCD 北大核心 2017年第9期717-720,共4页
在28 nm低功耗工艺平台开发过程中,对1.26 V测试条件下出现的SRAM双比特失效问题进行了电性能失效模式分析及物性平面和物性断面分析。指出失效比特右侧位线接触孔底部空洞为SRAM制程上的缺陷所导致。并通过元素成分分析确定接触孔底部... 在28 nm低功耗工艺平台开发过程中,对1.26 V测试条件下出现的SRAM双比特失效问题进行了电性能失效模式分析及物性平面和物性断面分析。指出失效比特右侧位线接触孔底部空洞为SRAM制程上的缺陷所导致。并通过元素成分分析确定接触孔底部钨(W)的缺失,接触孔底部外围粘结阻挡层的氮化钛(Ti N)填充完整。结合SRAM写操作的原理从电阻分压的机理上解释了较高压下双比特失效,1.05 V常压下单比特不稳定失效,0.84 V低电压下失效比特却通过测试的原因。1.26 V电压下容易发生的双比特失效是一种很特殊的SRAM失效,其分析过程及结论在集成电路制造行业尤其是对先进工艺制程研发过程具有较好的参考价值。 展开更多
关键词 28 NM 低功耗 静态随机存储器(sram) 双比特失效 写失效
在线阅读 下载PDF
6T-SRAM共享接触孔失效定位的分析方法 被引量:1
18
作者 钟强华 秋艳鹏 王立 《半导体技术》 CAS CSCD 北大核心 2013年第10期781-785,共5页
6T静态随机存储器(SRAM)在新的集成电路技术节点被广泛用于制造工艺的研发。随着集成电路制造工艺技术节点微缩进入100 nm线宽以下,SRAM存储单元的主流设计使用了新的布局以降低光刻制造技术的难度,新的布局引入了共享接触孔(shared CT... 6T静态随机存储器(SRAM)在新的集成电路技术节点被广泛用于制造工艺的研发。随着集成电路制造工艺技术节点微缩进入100 nm线宽以下,SRAM存储单元的主流设计使用了新的布局以降低光刻制造技术的难度,新的布局引入了共享接触孔(shared CT)的新结构,同时也带来了新的失效机制。系统地分析了共享接触孔带来的失效问题,并采用电性分析和传统失效分析相结合的新方法,准确定位了在共享接触孔与SRAM中另一反相器栅极之间存在的新的高阻失效,而这类高阻失效无法通过传统失效分析方法精确定位。对失效物理地址进行的切片检验证实了这种高阻失效,因此也证明了新的分析方法是有效的。 展开更多
关键词 静态随机存储器sram 共享接触孔 失效分析 高阻失效 电性分析
在线阅读 下载PDF
一种新型低功耗SRAM读写辅助电路设计 被引量:1
19
作者 郭春成 郝旭丹 陈霏 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2020年第8期1618-1624,共7页
针对低电压下静态随机存储器(SRAM)出现的读写性能损失的问题,设计了一种应用于低功耗SRAM的两步控制(DSC)的字线电压辅助电路技术,可以同时实现读和写辅助的功能,降低SRAM的最小工作电压从而降低功耗。写辅助通过字线开启前段的字线过... 针对低电压下静态随机存储器(SRAM)出现的读写性能损失的问题,设计了一种应用于低功耗SRAM的两步控制(DSC)的字线电压辅助电路技术,可以同时实现读和写辅助的功能,降低SRAM的最小工作电压从而降低功耗。写辅助通过字线开启前段的字线过驱(WLOD)实现,提高写数据速度和写阈值(WM);读辅助通过字线开启后段的字线欠驱(WLUD)实现,降低静态噪声,提高稳定性。通过在28 nm互补金属氧化物半导体(CMOS)工艺下,对256 Kbit SRAM进行前仿和后仿仿真验证,结果表明相比于传统结构,应用DSC字线电压技术的SRAM的最小工作电压降低100 mV,写时间减小10%,静态功耗降低30%,版图面积增大4%。 展开更多
关键词 静态随机存储器(sram) 低功耗 两步控制(DSC) 最小工作电压 静态功耗
在线阅读 下载PDF
28nm工艺制程SRAM高低温失效分析 被引量:1
20
作者 魏文 《半导体技术》 CAS 北大核心 2019年第9期717-722,共6页
采用SRAM读/写功能分析、晶圆可接受测试(WAT)分析、SRAM操作电路分析相结合的方法,找出28 nm工艺平台开发过程中高温(125℃)和低温(-40℃)测试条件下静态随机存储器(SRAM)比特失效的根本原因,发现高温比特失效是由于SRAM器件局部不匹... 采用SRAM读/写功能分析、晶圆可接受测试(WAT)分析、SRAM操作电路分析相结合的方法,找出28 nm工艺平台开发过程中高温(125℃)和低温(-40℃)测试条件下静态随机存储器(SRAM)比特失效的根本原因,发现高温比特失效是由于SRAM器件局部不匹配带来的β值偏小导致的读串扰失效,低温失效是由于SRAM器件局部不匹配带来的γ值偏小导致的写失效。结果显示28 nm工艺平台SRAM的高低温比特失效对SRAM器件的局部匹配及均匀性较敏感,可以通过优化该平台器件的局部匹配和均匀性改善这种失效。这种SRAM高低温失效的分析方法及结论在集成电路制造行业尤其是对于高阶工艺研发过程具有较好的参考价值。 展开更多
关键词 28 NM 高低温 静态随机存储器(sram) 读串扰失效 写失效
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部