检索结果-维普期刊中文期刊服务平台

重叠组合法的芯片级三维寄生电容提取及其并行实现被引量：1: 1; 作者尹航喻文健 +1 位作者陆涛涛王泽毅《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第2期238-244,共7页; 采用双向区域重叠组合法,基于三维层次式块边界元法实现了芯片级的互连电容提取·该方法将芯片切分为大量小规模区域,用全局场求解器计算各子区域电容矩阵,可方便地组合出整个芯片的电容矩阵;同时分析了其计算量和精度,并进行了并... 展开更多; 关键词边界元法三维寄生电容芯片级提取重叠组合并行计算; 在线阅读下载PDF 职称材料

片级三维寄生电容的并行提取算法被引量：2: 2; 作者郑蓝舟喻文健 +1 位作者尹航王泽毅《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2008年第11期1396-1402,共7页; 随着多核CPU和分布式机群的日益普及,并行计算被日益广泛地应用于科学与工程实践中,以解决复杂的数值模拟问题.提出片级三维寄生电容的并行提取算法,它基于三维层次式块边界元素法,应用双向重叠组合思想将芯片划分为4类大小不同的"... 展开更多; 关键词并行计算重叠组合法三维寄生电容全芯片提取消息传递接口; 在线阅读下载PDF 职称材料

三维VLSI互连寄生电容提取的研究进展被引量：12: 3; 作者喻文健王泽毅《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2003年第1期21-28,共8页; 随着VLSI电路集成密度急剧增长及特征尺寸不断缩小 ,互连寄生参数提取已成为集成电路辅助设计中的一个研究热点 .目前 ,三维互连寄生电容提取的研究得到广泛关注 ,并取得了很大进展 .针对这一热点 ,结合作者的研究工作 ,对三维电容提取... 展开更多; 关键词 VLSI 互连寄生参数数值算法半导体工艺电子设计自动化三维互连寄生电容提取超大规模集成电路; 在线阅读下载PDF 职称材料

基于自适应矩阵低秩分解的三维电容提取计算加速: 4; 作者黄杰辰冯栩喻文健《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2022年第7期1138-1146,共9页; 为了加速直接边界元法电容提取,利用方程组系数矩阵的局部低秩性进行定精度的低秩分解,用分解因子代替原矩阵参与线性方程组的迭代求解,在保持一定精度的同时加快求解速度.为了降低矩阵分解带来的额外开销,提出分解算法针对矩阵向量乘... 展开更多; 关键词直接边界元法三维寄生电容提取自适应矩阵低秩分解线性方程组求解; 在线阅读下载PDF 职称材料

题名重叠组合法的芯片级三维寄生电容提取及其并行实现被引量：1: 1; 作者尹航喻文健陆涛涛王泽毅; 机构清华大学计算机科学与技术系北京华天中汇科技有限公司; 出处《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第2期238-244,共7页; 基金国家自然科学基金(90407004) 国家"八六三"高技术研究发展计划(2004AA1Z1050); 文摘采用双向区域重叠组合法,基于三维层次式块边界元法实现了芯片级的互连电容提取·该方法将芯片切分为大量小规模区域,用全局场求解器计算各子区域电容矩阵,可方便地组合出整个芯片的电容矩阵;同时分析了其计算量和精度,并进行了并行计算实验·对实际版图结构的数值实验验证了有关分析结论,表明该方法高效、可靠、并行性能好·; 关键词边界元法三维寄生电容芯片级提取重叠组合并行计算; Keywords boundary element method 3D parasitic capacitance chip-level extraction overlapcombination parallel computing; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名片级三维寄生电容的并行提取算法被引量：2: 2; 作者郑蓝舟喻文健尹航王泽毅; 机构清华大学计算机科学与技术系百度公司; 出处《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2008年第11期1396-1402,共7页; 基金国家自然科学基金(90407004) 清华信息科学与技术国家实验室基础研究基金．; 文摘随着多核CPU和分布式机群的日益普及,并行计算被日益广泛地应用于科学与工程实践中,以解决复杂的数值模拟问题.提出片级三维寄生电容的并行提取算法,它基于三维层次式块边界元素法,应用双向重叠组合思想将芯片划分为4类大小不同的"窗口";采用可变长的动态混合队列进行静态/动态结合的任务调度方法将全部"窗口"分配到不同进程,并在稀疏矩阵求和及进程间的规约求和运算中采用了提高并行效率的技术,达到了较好的负载平衡和较高的加速比.在分布式机群上采用消息传递接口编程的实验,验证了文中算法的有效性.; 关键词并行计算重叠组合法三维寄生电容全芯片提取消息传递接口; Keywords parallel computation overlap-combination method 3D parasitic capacitance full chipextraction message passing interface; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名三维VLSI互连寄生电容提取的研究进展被引量：12: 3; 作者喻文健王泽毅; 机构清华大学计算机科学与技术系; 出处《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2003年第1期21-28,共8页; 基金国家"九七三"重点基础研究基金(G 19980 30 411) 国家自然科学基金(698760 2 4) 美国Synopsys公司资助; 文摘随着VLSI电路集成密度急剧增长及特征尺寸不断缩小 ,互连寄生参数提取已成为集成电路辅助设计中的一个研究热点 .目前 ,三维互连寄生电容提取的研究得到广泛关注 ,并取得了很大进展 .针对这一热点 ,结合作者的研究工作 ,对三维电容提取方法进行综述 ,详细阐述国内外的相关研究进展情况 .重点介绍间接、直接边界元方法 ,以及维度缩减技术和区域分解法等半解析方法 .; 关键词 VLSI 互连寄生参数数值算法半导体工艺电子设计自动化三维互连寄生电容提取超大规模集成电路; Keywords VLSI parasitic parameter capacitance extraction numerical method; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于自适应矩阵低秩分解的三维电容提取计算加速: 4; 作者黄杰辰冯栩喻文健; 机构清华大学计算机科学与技术系清华大学北京信息科学与技术国家研究中心; 出处《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2022年第7期1138-1146,共9页; 基金国家自然科学基金(61872206,62090025).; 文摘为了加速直接边界元法电容提取,利用方程组系数矩阵的局部低秩性进行定精度的低秩分解,用分解因子代替原矩阵参与线性方程组的迭代求解,在保持一定精度的同时加快求解速度.为了降低矩阵分解带来的额外开销,提出分解算法针对矩阵向量乘这一下游任务进行优化.在大量三维互连线结构上的实验结果表明,所提快速自适应低秩分解fastQB算法相比现有的randQB_EI算法的加速比达到1.5,引入矩阵低秩分解后方程组的迭代求解加速比达到16.8.; 关键词直接边界元法三维寄生电容提取自适应矩阵低秩分解线性方程组求解; Keywords direct boundary element method 3D capacitance extraction adaptive low-rank matrix factorization solution of linear equation; 分类号 TP391 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	重叠组合法的芯片级三维寄生电容提取及其并行实现	尹航喻文健陆涛涛王泽毅	《计算机辅助设计与图形学学报》 EI CSCD 北大核心	2006	1	在线阅读下载PDF 职称材料
2	片级三维寄生电容的并行提取算法	郑蓝舟喻文健尹航王泽毅	《计算机辅助设计与图形学学报》 EI CSCD 北大核心	2008	2	在线阅读下载PDF 职称材料
3	三维VLSI互连寄生电容提取的研究进展	喻文健王泽毅	《计算机辅助设计与图形学学报》 EI CSCD 北大核心	2003	12	在线阅读下载PDF 职称材料
4	基于自适应矩阵低秩分解的三维电容提取计算加速	黄杰辰冯栩喻文健	《计算机辅助设计与图形学学报》 EI CSCD 北大核心	2022	0	在线阅读下载PDF 职称材料