-
题名一种基于ALU单元的改进的三模冗余结构设计
- 1
-
-
作者
尹立群
袁国顺
-
机构
中国科学院微电子研究所
-
出处
《电子器件》
CAS
2008年第6期1936-1938,1942,共4页
-
文摘
对于传统的三模冗余结构(TMR),当其中两个模块发生失效时可能出现功能相同的情况,造成三模冗余失效。为了解决这一问题,针对ALU模块的结构特点提出了对操作数编码的方法到达三个模块差异化的效果,采用此方法后能100%的消除TMR同功能失效的问题,同时此方法相对于模块的差异化设计成本更低,效果更明显。
-
关键词
集成电路设计
三模冗余设计
操作数循环移位及取反容错
同部件失效问题
算术逻辑运算单元
差异化设计
-
Keywords
integrated circuit design
triple module redundancy（TMR）
TOIRSO（Tolerating by Inverted and Rotate Shifted operands）
common mode failures （CMFs）
Arithmetic Logical Unit （ALU）
diversity design
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名TMR加固的SpaceWire节点的设计与实现
被引量：2
- 2
-
-
作者
刘涛
贺强民
黄伟
-
机构
北京空间机电研究所
-
出处
《航天返回与遥感》
2012年第4期64-69,共6页
-
文摘
文章根据SpaceWire协议,在FPGA(Field Programmable Gate Array)上用VHDL(Very HighSpeed Integrated Circuit HardwareDescription Language)设计了SpaceWire协议节点软核,并分别使用XTMR(Xilinx Triple Modular Redundancy)软件设计和手动代码设计对关键功能模块进行三模冗余设计,在FPGA上实现了SpaceWire节点的功能加固设计,提高了SpaceWire节点软核的可靠性,并与SpaceWire标准设备进行了数据传输,实现了加固的SpaceWire节点与SpaceWire标准设备之间的数据传输。
-
关键词
SPACEWIRE
IP软核
三模冗余设计
XTMR
现场可编程门阵列
-
Keywords
SpaceWire
intellectual property(IP) core
triple modular redundancy
XTMR
field programmable gate array
-
分类号
TP336
[自动化与计算机技术—计算机系统结构]
-
-
题名一种基于FPGA的新颖的高容错加法器的设计
被引量：1
- 3
-
-
作者
尹立群
袁国顺
-
机构
中科院微电子研究所
-
出处
《电子器件》
CAS
2009年第2期372-375,共4页
-
文摘
为了解决传统TMR结构的CMFs失效问题,根据加法器的结构特点提出了操作数循环移位及取反算法(TOIR-SO)。此方法相对于传统的TMR结构能够使TMR系统失效率降低47%。同时对逻辑运算的基本单元全加器进行了改进,改进后加法器中任何一个失效只能影响一位"和"结果而不会对其它位产生影响从而进一步提高了加法器的容错能力。
-
关键词
集成电路设计
三模冗余设计
操作数循环移位及取反容错
同部件失效问题
全加器
-
Keywords
integrated circuit design
triple module redundancy （TMR）
TOIRSO （Tolerating by Inverted and Rotate Shifted operands）
common mode failures（CMFs）
full adder
-
分类号
TN402
[电子电信—微电子学与固体电子学]
TP320.8
[自动化与计算机技术—计算机系统结构]
-
