期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
45 nmCMOS工艺三模冗余加固锁存器的性能评估
1
作者 黄正峰 王敏 +2 位作者 李雪筠 鲁迎春 倪天明 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2020年第3期364-369,共6页
集成电路器件处在辐射敏感环境中时,易受到粒子轰击产生单粒子效应,使得电路的逻辑值发生翻转,影响电路的可靠性。为了提高电路的可靠性,需要针对单粒子效应引起的单粒子翻转(single event upset,SEU)问题进行加固研究,三模冗余(triple ... 集成电路器件处在辐射敏感环境中时,易受到粒子轰击产生单粒子效应,使得电路的逻辑值发生翻转,影响电路的可靠性。为了提高电路的可靠性,需要针对单粒子效应引起的单粒子翻转(single event upset,SEU)问题进行加固研究,三模冗余(triple modular redundancy,TMR)锁存器是最简单有效的抗SEU加固锁存器。文章阐述了TMR相关基础知识,包括结构组成、可靠性分析和工作原理。TMR锁存器分为主级和从级。主级是由3个相同模块组成的,从级是“三中取二”表决器。文中使用的表决器为2种传统表决器和9种晶体管级表决器。传统表决器是由门级单元构成,晶体管级表决器是由PMOS管和NMOS管组合构成。文章分析比较了11种不同结构的TMR锁存器,利用Hspice仿真工具测得TMR锁存器的功耗、延迟、面积开销,并进行综合性能比较。 展开更多
关键词 冗余(tmr) 表决器 容错 晶体管级
在线阅读 下载PDF
DICE型D触发器三模冗余实现及辐照实验验证 被引量:5
2
作者 张丹丹 杨海钢 +3 位作者 李威 黄志洪 高丽江 李天文 《半导体技术》 CAS CSCD 北大核心 2014年第7期495-500,共6页
分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D... 分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMR&DICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMR&DICE型D触发器具有最小的翻转截面。 展开更多
关键词 抗单粒子翻转(SEU) 冗余(tmr) 双互锁存储单元(DICE) 触发器 辐照实验
在线阅读 下载PDF
基于Scrubbing的空间SRAM型FPGA抗单粒子翻转系统设计 被引量:12
3
作者 马寅 安军社 +1 位作者 王连国 孙伟 《空间科学学报》 CAS CSCD 北大核心 2012年第2期270-276,共7页
基于SRAM工艺的FPGA在空间环境下容易受到单粒子翻转(Single Event Upsets,SEU)的影响而导致信息丢失或功能中断.在详细讨论三模冗余(Triple Modular Redundancy,TMR)和刷新(Scrubbing)的重要原理及实现细节的基础上,实现了一种高可靠性... 基于SRAM工艺的FPGA在空间环境下容易受到单粒子翻转(Single Event Upsets,SEU)的影响而导致信息丢失或功能中断.在详细讨论三模冗余(Triple Modular Redundancy,TMR)和刷新(Scrubbing)的重要原理及实现细节的基础上,实现了一种高可靠性、TMR+Scrubbing+Reload的容错系统设计,用反熔丝型FPGA对SRAM型FPGA的配置数据进行毫秒级周期刷新,同时对两个FPGA均做TMR处理.该容错设计已实际应用于航天器电子系统,可为高可靠性电子系统设计提供参考. 展开更多
关键词 单粒子翻转(SEU) 冗余(tmr) 刷新(Scrubbing) FPGA容错
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部