期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种改进的三态传输门寄存器的设计与实现
被引量：
1
1
作者
裴茹霞
咸立民
沈绪榜
《微电子学与计算机》
CSCD
北大核心
2009年第5期231-234,共4页
三态传输门正边沿主从寄存器,在单时钟系统中时钟重叠期间,会导致在非时钟上升沿期间采样,以及输出在负边沿发生变化.针对这一情况介绍了一种改进的三态门正边沿主从寄存器,避免上述的竞争情况,满足控制精度较高的场合使用,并在1stSilic...
三态传输门正边沿主从寄存器,在单时钟系统中时钟重叠期间,会导致在非时钟上升沿期间采样,以及输出在负边沿发生变化.针对这一情况介绍了一种改进的三态门正边沿主从寄存器,避免上述的竞争情况,满足控制精度较高的场合使用,并在1stSilicon0.25μm2.5V电压工艺下给出的瞬态仿真与版图实现.
展开更多
关键词
三态传输门
寄存器
时钟重叠
竞争
在线阅读
下载PDF
职称材料
题名
一种改进的三态传输门寄存器的设计与实现
被引量：
1
1
作者
裴茹霞
咸立民
沈绪榜
机构
西安微电子技术研究所
出处
《微电子学与计算机》
CSCD
北大核心
2009年第5期231-234,共4页
文摘
三态传输门正边沿主从寄存器,在单时钟系统中时钟重叠期间,会导致在非时钟上升沿期间采样,以及输出在负边沿发生变化.针对这一情况介绍了一种改进的三态门正边沿主从寄存器,避免上述的竞争情况,满足控制精度较高的场合使用,并在1stSilicon0.25μm2.5V电压工艺下给出的瞬态仿真与版图实现.
关键词
三态传输门
寄存器
时钟重叠
竞争
Keywords
Tri-State-TG
register
clock overlap
race
分类号
TN431.2 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种改进的三态传输门寄存器的设计与实现
裴茹霞
咸立民
沈绪榜
《微电子学与计算机》
CSCD
北大核心
2009
1
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
