期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种带片上校准的16 bit两级逐次逼近型ADC
被引量：
1
1
作者
冯景彬
胡伟波
+4 位作者
国千崧
秦克凡
胡毅
李振国
侯佳力
《半导体技术》
CAS
北大核心
2022年第5期403-409,共7页
为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换...
为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换器(CDAC)和RA中的非理想特性。STGADC1、STGADC2内部和两级之间均采用冗余。校准后,该ADC在测量中实现了88 dB的信噪比(SNR)、87.5 dB的信噪失真比(SNDR)和-96 dB的总谐波失真(THD)。测量的微分非线性(DNL)和积分非线性(INL)分别为-0.66/+0.82 LSB和-1.98/+1.84 LSB。电路采用180 nm CMOS工艺流片,芯片面积0.69 mm^(2),供电电压为5 V/1.8 V,功耗为3 mW。
展开更多
关键词
模数转换器(ADC)
残差放大器(RA)
逐次逼近型(SAR)
冗余
一次性校准
在线阅读
下载PDF
职称材料
基于分段电容阵列的改进型逐次逼近型ADC
2
作者
胡毅
李振国
+3 位作者
侯佳力
国千崧
邓新伟
胡伟波
《半导体技术》
CAS
北大核心
2022年第2期126-133,共8页
为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构...
为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。
展开更多
关键词
分段电容阵列
失配电压
锁存式比较器
一次性校准
逐次逼近型(SAR)模数转换器(ADC)
在线阅读
下载PDF
职称材料
题名
一种带片上校准的16 bit两级逐次逼近型ADC
被引量：
1
1
作者
冯景彬
胡伟波
国千崧
秦克凡
胡毅
李振国
侯佳力
机构
南开大学电子信息与光学工程学院
北京智芯微电子科技有限公司
出处
《半导体技术》
CAS
北大核心
2022年第5期403-409,共7页
基金
深圳市科技创新委员会资助项目(JCYJ20180508161601937)。
文摘
为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换器(CDAC)和RA中的非理想特性。STGADC1、STGADC2内部和两级之间均采用冗余。校准后,该ADC在测量中实现了88 dB的信噪比(SNR)、87.5 dB的信噪失真比(SNDR)和-96 dB的总谐波失真(THD)。测量的微分非线性(DNL)和积分非线性(INL)分别为-0.66/+0.82 LSB和-1.98/+1.84 LSB。电路采用180 nm CMOS工艺流片,芯片面积0.69 mm^(2),供电电压为5 V/1.8 V,功耗为3 mW。
关键词
模数转换器(ADC)
残差放大器(RA)
逐次逼近型(SAR)
冗余
一次性校准
Keywords
analog-to-digital converter(ADC)
residual amplifier(RA)
successive approximation register(SAR)
redundancy
one-time calibration
分类号
TN792 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
基于分段电容阵列的改进型逐次逼近型ADC
2
作者
胡毅
李振国
侯佳力
国千崧
邓新伟
胡伟波
机构
北京智芯微电子科技有限公司
南开大学电子信息与光学工程学院
出处
《半导体技术》
CAS
北大核心
2022年第2期126-133,共8页
基金
国家电网有限公司总部管理科技项目(5100-201941436A-0-0-00)。
文摘
为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。
关键词
分段电容阵列
失配电压
锁存式比较器
一次性校准
逐次逼近型(SAR)模数转换器(ADC)
Keywords
piecewise capacitor array
mismatch voltage
latch-type comparator
one-time calibration
successive approximation register(SAR)analog-to-digital converter(ADC)
分类号
TN792 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种带片上校准的16 bit两级逐次逼近型ADC
冯景彬
胡伟波
国千崧
秦克凡
胡毅
李振国
侯佳力
《半导体技术》
CAS
北大核心
2022
1
在线阅读
下载PDF
职称材料
2
基于分段电容阵列的改进型逐次逼近型ADC
胡毅
李振国
侯佳力
国千崧
邓新伟
胡伟波
《半导体技术》
CAS
北大核心
2022
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
