针对换相失败影响因素分析已经取得一些成果,但故障清除时刻(故障分闸角)对换相失败的影响有待进一步研究。首先基于换相失败过程分析过零点偏移角对关断角的影响;其次基于换相电压时间面积法分析不同故障合闸角对逆变器首次换相失败的...针对换相失败影响因素分析已经取得一些成果,但故障清除时刻(故障分闸角)对换相失败的影响有待进一步研究。首先基于换相失败过程分析过零点偏移角对关断角的影响;其次基于换相电压时间面积法分析不同故障合闸角对逆变器首次换相失败的影响,并进一步分析故障分闸角及过零点偏移角对后续换相失败的影响,发现故障在换相过程中清除引发后续换相失败风险最大;最后以单相接地故障为例,基于PSCAD/EMTDC中的(conseil international des grands reseaux electriques,CIGRE)模型的不同故障合闸角与分闸角的仿真测试结果验证了理论分析的正确性。展开更多
本文介绍了一种基于开关电容的带隙基准芯片电路.本文巧妙地利用电容和开关的模拟电阻,实现了静态电流小,温度系数好的开关型基准电压.同时运用自动调零技术,克服了线性基准的失调缺陷,消除了运放的失调电压,提高了输出电压的失调精度....本文介绍了一种基于开关电容的带隙基准芯片电路.本文巧妙地利用电容和开关的模拟电阻,实现了静态电流小,温度系数好的开关型基准电压.同时运用自动调零技术,克服了线性基准的失调缺陷,消除了运放的失调电压,提高了输出电压的失调精度.电路在0.5μm VIS CMOS工艺下实现,温度系数29×10-6V/℃,20mV输入失调电压下的电压漂移仅为0.4mV.展开更多
垂直地震剖面(Vertical Seismic Profiling,VSP)资料处理中波场分离是关键问题之一.随着属性提取技术的发展,新的属性参数(例如Q值)提取技术对波场分离的保真性要求越来越高.本文改进了传统奇异值分解(Singular Value Decomposition,SVD...垂直地震剖面(Vertical Seismic Profiling,VSP)资料处理中波场分离是关键问题之一.随着属性提取技术的发展,新的属性参数(例如Q值)提取技术对波场分离的保真性要求越来越高.本文改进了传统奇异值分解(Singular Value Decomposition,SVD)法,给出了一种对波场的动力学特征具有更好的保真性,可以作为Q值提取的预处理步骤的零偏VSP资料上下行波场分离方法.该方法通过两步奇异值分解变换实现:第一步,排齐下行波同相轴,利用SVD变换压制部分下行波能量;第二步,在剩余波场中排齐上行波同相轴,使用SVD变换提取上行波场.在该方法的实现过程中,压制部分下行波能量后的剩余波场中仍然存在较强的下行波干扰,使得上行波同相轴的排齐比较困难.本文给出了一种通过极大化多道数据线性相关程度(Maximize Coherence,MC)排齐同相轴的算法,在一定程度上解决了低信噪比下排齐同相轴的问题.将本文提出的方法用于合成数据和实际资料的处理,并与传统SVD法的处理结果进行对比,结果表明本文提出的波场分离方法具有良好的保真性,得到波场的质量明显优于传统SVD法.通过对本文方法和传统SVD法处理合成数据得到的下行波场提取Q值,然后进行对比可知,本文方法可以有效提高所提取Q值的准确性,适合作为Q值提取的预处理步骤.展开更多
文摘针对换相失败影响因素分析已经取得一些成果,但故障清除时刻(故障分闸角)对换相失败的影响有待进一步研究。首先基于换相失败过程分析过零点偏移角对关断角的影响;其次基于换相电压时间面积法分析不同故障合闸角对逆变器首次换相失败的影响,并进一步分析故障分闸角及过零点偏移角对后续换相失败的影响,发现故障在换相过程中清除引发后续换相失败风险最大;最后以单相接地故障为例,基于PSCAD/EMTDC中的(conseil international des grands reseaux electriques,CIGRE)模型的不同故障合闸角与分闸角的仿真测试结果验证了理论分析的正确性。
文摘本文介绍了一种基于开关电容的带隙基准芯片电路.本文巧妙地利用电容和开关的模拟电阻,实现了静态电流小,温度系数好的开关型基准电压.同时运用自动调零技术,克服了线性基准的失调缺陷,消除了运放的失调电压,提高了输出电压的失调精度.电路在0.5μm VIS CMOS工艺下实现,温度系数29×10-6V/℃,20mV输入失调电压下的电压漂移仅为0.4mV.
