一种双三次插值实时超分辨率VLSI设计 被引量：3

1

作者 张思言 杜周南 +2 位作者 任一心 邓涛 唐曦 《西南大学学报（自然科学版）》 CAS CSCD 北大核心 2024年第4期202-212,共11页

视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提... 视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提高算法的性能和能耗,实现实时的视频超分辨率.设计了一种基于FPGA的高效高速双三次线性插值超大规模集成电路(Very Large Scale Integration Circuit,VLSI)架构,可用于4倍实时视频超分辨率.该FPGA架构解决了实现双三次插值过程中所需的复杂内存访问模式的问题,并提出了一种基于乒乓操作的数据重排硬件设计,将算法输出的特定顺序数据重新以行为主进行排列,使得硬件能够直接或较为简单地对接HDMI等视频接口.此外,采用状态机、流水线等方式降低设计功耗和减少时序违例,使得整个硬件设计可以更高频率运行.本研究在Zynq-7020 FPGA上实现了硬件架构,能够实时将qHD(960×540)的视频超采样为UHD(3840×2160)高清视频.实验结果表明,该硬件设计只需缓存1行图像像素,延迟仅为9.6μs,帧率达到192.9 Hz,成功实现实时处理.游戏图像数据集的测试结果表明,该设计峰值信噪比最高可达35.67 dB,结构相似度达到96.3%. 展开更多

关键词 双三次插值 实时超分辨率 现场可编程逻辑门阵列 超大规模集成电路

在线阅读 下载PDF 职称材料

在VLSI制造中基于辅助图形的灰度光刻形成三维结构

2

作者 王雷 张雪 王辉 《半导体技术》 CAS 北大核心 2024年第9期832-837,共6页

半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造... 半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造成本过高,无法被直接应用于超大规模集成电路制造。提出了一种基于辅助图形的灰度光刻技术,通过辅助图形而非传统灰度光刻调整光源或透过介质的方法来调整光强分布,并结合光刻胶筛选方法,实现了仅通过调整单一光刻工艺模块,就使现有超大规模集成电路制造工艺生产线可低成本地兼容三维结构器件制造。制作了三维结构的微电子机械系统(MEMS)运动传感器,从而验证了所提出工艺的可行性。 展开更多

关键词 超越摩尔定律 超大规模集成电路(vlsi)制造 灰度光刻 辅助图形 微电子机械系统(MEMS) 分立器件

在线阅读 下载PDF 职称材料

基于3DES的跳频序列族构造方法的VLSI实现 被引量：1

3

作者 李赞 蔡觉平 +1 位作者 金力军 常义林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第4期501-504,580,共5页

基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族... 基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz～24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中. 展开更多

关键词 分组密码 跳频序列 VHDL(VHSIC Hardware Description Language) vlsi(Very Large Scale integrated circuits)

在线阅读 下载PDF 职称材料

MPEG-2运动补偿的VLSI设计 被引量：4

4

作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期903-906,共4页

基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA... 基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的 展开更多

关键词 运动补偿 MPEG-2 设计 运动图像压缩 vlsi

在线阅读 下载PDF 职称材料

MPEG-2视频变长码解码VLSI设计 被引量：3

5

作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页

提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ Ｍ... 提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码，并为更复杂的应用提供了扩展的余地． 展开更多

关键词 MPEG-2 变长解码 视频解码 vlsi 设计

在线阅读 下载PDF 职称材料

MPEG-2视频反量化和IDCT的VLSI设计 被引量：6

6

作者 惠新标 叶楠 郑志航 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期193-196,共4页

反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并... 反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并通过模拟得以验证．采用全硬件实现的方法，并针对性地提出了相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ ＭＬ视频较大的数据量，达到了实时解码的目的． 展开更多

关键词 MPEG-2 反量化 视频信号 vlsi IDCT 设计

在线阅读 下载PDF 职称材料

并行可配置的HEVC熵编码的VLSI结构 被引量：4

7

作者 路伟 余宁梅 +1 位作者 南江涵 王冬芳 《计算机工程与应用》 CSCD 2014年第3期121-124,144,共5页

提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算... 提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算效率的同时,平衡了VLSI设计中面积过大的问题。在SMIC 0.13μm工艺库下,进行了逻辑综合,系统总门数为16.2 K,片上存储为20.8 KB。在时钟频率300 MHz下,可处理3 840×2 160@30 frame/s的视频序列。 展开更多

关键词 基于上下文模型的二进制算术编码 高效视频编码技术 可配置 超大规模集成电路

在线阅读 下载PDF 职称材料

《VLSI设计综合实践》课程建设与思考 被引量：1

8

作者 刘必慰 李振涛 刘祥远 《计算机工程与科学》 CSCD 北大核心 2014年第A01期135-138,共4页

为提高微电子及相关专业研究生VLSI设计实践能力,国防科学技术大学开设了《VLSI设计综合实践》课程。介绍了该课程的教学内容、教学方法、教学团队的情况。该课程参考借鉴了国内外同类课程的先进理念,在教学内容和方法上进行了创新性的... 为提高微电子及相关专业研究生VLSI设计实践能力,国防科学技术大学开设了《VLSI设计综合实践》课程。介绍了该课程的教学内容、教学方法、教学团队的情况。该课程参考借鉴了国内外同类课程的先进理念,在教学内容和方法上进行了创新性的探索与尝试,取得了良好的教学效果。 展开更多

关键词 vlsi设计 综合实践 集成电路

在线阅读 下载PDF 职称材料

访存带宽最小化的H.264整像素运动估计VLSI结构 被引量：1

9

作者 李东晓 郑伟 张明 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第8期1341-1347,共7页

面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连... 面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连接,使参考像素的搬运过程规则、高效.处理器单元(PE)结构简单,PE阵列以单指令多数据流(SIMD)方式工作,数据通信采用脉动方式,计算部件的利用效率为100%.搜索过程没有空泡,每拍处理一个搜索点,支持7种可变尺寸分块,同时完成41个分块的绝对差之和(SAD)的计算与比较.给出了参数化的结构设计描述.针对标准清晰度数字电视(SDTV)应用,设计实现了一个具体的结构,采用Faraday0.18μm CMOS标准单元工艺库,逻辑门数为151×103门,关键路径时延为3.86 ns,片上缓存为23.75 kB,访存I/O引脚数为8 bit.在216 MHz钟频下,实时支持SDTV 720×576@30fps,搜索范围为[-32,32]×[-16,16],2个参考图像,访存带宽为24.9 MB/s. 展开更多

关键词 H.264/AVC 运动估计 vlsi结构 数据重用 访存带宽

在线阅读 下载PDF 职称材料

面向VLSI实现三角函数求解算法 被引量：3

10

作者 石晶林 韩月秋 《北京理工大学学报》 EI CAS CSCD 1999年第6期714-716,共3页

目的　研究面向超大规模集成电路 ( VL SI)实现三角函数求解算法及其电路结构的实现 .方法　首先采用坐标旋转数字计算法推导求解三角函数的有效算法 ,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法 .结果与结论　得... 目的　研究面向超大规模集成电路 ( VL SI)实现三角函数求解算法及其电路结构的实现 .方法　首先采用坐标旋转数字计算法推导求解三角函数的有效算法 ,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法 .结果与结论　得到了电路结构形式简单 ,易于实现且能对任意角度的三角函数进行计算而不需查表的倍角计算法 ,同时也得到了改进的 CORDIC三角函数求解算法以及实现算法的 VL SI阵列结构 。 展开更多

关键词 三角函数 解 CORDIC算法 VLSD 电路结构

在线阅读 下载PDF 职称材料

VLSI平面布图规划中模拟退火算法的加速策略

11

作者 周晓方 王琳凯 +1 位作者 陈珊珊 赵长虹 《计算机工程与应用》 CSCD 北大核心 2009年第33期64-66,69,共4页

布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻... 布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。 展开更多

关键词 超大规模集成电路(vlsi) 布图规划 模拟退火 加速

在线阅读 下载PDF 职称材料

脉频调制神经网络VLSI的设计及应用

12

作者 吕琛 王桂增 《控制理论与应用》 EI CAS CSCD 北大核心 2004年第2期174-178,共5页

本文提出了一种用于故障诊断识别的改进脉冲频率调制(PFM)VLSI神经网络电路,改进了传统的基于软件的机械故障诊断模式,发挥了神经网络超大规模集成电路(VLSI)的优势.利用单层感知器网络、场效应管电路实现了一种新的数字模拟混合突触乘... 本文提出了一种用于故障诊断识别的改进脉冲频率调制(PFM)VLSI神经网络电路,改进了传统的基于软件的机械故障诊断模式,发挥了神经网络超大规模集成电路(VLSI)的优势.利用单层感知器网络、场效应管电路实现了一种新的数字模拟混合突触乘法/加法器电路,而且该神经网络电路的突触权值不需要学习调整,降低了电路的复杂性.以此电路为基础,设计了进行主轴承噪声故障诊断的神经网络故障识别系统.将含有故障信息的原始噪声信号,经过前置信号处理分析、故障特征值提取和神经网络运算,得出VLSI电路输出端电容的电压——代表待识别信号与模板故障信号的“欧氏距离”,进而判断出故障的类别.经过仿真测试,基于硬件的诊断系统的识别性能接近于基于软件的系统. 展开更多

关键词 神经网络 故障诊断 超大规模集成电路 脉频调制

在线阅读 下载PDF 职称材料

低I/O带宽高性能运动估计VLSI结构的设计 被引量：1

13

作者 陈希 卢结成 徐雷 《计算机工程与应用》 CSCD 北大核心 2009年第29期75-77,81,共4页

在视频编码的运动估计运算中,全搜索结构最为主流,然而相应传统的全搜索1-D、2-D脉动结构或树形结构在计算的过程中,往往会出现I/O带宽大或计算效率低等问题。针对这些问题,提出一种新的数据流和相应的两维脉动阵列结构,利用相邻当前块... 在视频编码的运动估计运算中,全搜索结构最为主流,然而相应传统的全搜索1-D、2-D脉动结构或树形结构在计算的过程中,往往会出现I/O带宽大或计算效率低等问题。针对这些问题,提出一种新的数据流和相应的两维脉动阵列结构,利用相邻当前块搜索域的数据重合,在保证高性能的同时最大程度地减小I/O带宽。结果表明,提出的结构可以在256周期内完成一个宏块41个运动矢量计算,并且只有3个数据输入。 展开更多

关键词 视频编码 运动估计 超大规模集成电路(vlsi) 绝对差和(SAD)重用

在线阅读 下载PDF 职称材料

一种适合VLSI实现的H.264整像素运动估计算法 被引量：1

14

作者 马涛 陈杰 《数据采集与处理》 CSCD 北大核心 2009年第3期309-312,共4页

根据图像序列运动矢量的空间分布特性,针对H.264视频压缩提出了一种基于十字交叉和局部全搜索相结合的整像素运动估计快速算法。该算法首先在一维方向上对一个宏块中的所有子块同时进行运动搜索,只在最后的步骤选中的4个点的周围进行5&#... 根据图像序列运动矢量的空间分布特性,针对H.264视频压缩提出了一种基于十字交叉和局部全搜索相结合的整像素运动估计快速算法。该算法首先在一维方向上对一个宏块中的所有子块同时进行运动搜索,只在最后的步骤选中的4个点的周围进行5×5的局部全搜索,减少了搜索点数,降低了运算复杂度。同时由于该算法将各种模式的搜索集成在一个搜索过程,并且搜索中前后两点在空间上是相邻的,非常有利于VLSI实现。利用JM12.0平台对该算法进行了仿真。结果表明,对于CIF序列,该算法较全搜索算法在保证图像质量的前提下,节省了92%的搜索时间。 展开更多

关键词 运动估计 H.264 超大规模集成电路

在线阅读 下载PDF 职称材料

基于BIST矩阵扫描的一种VLSI故障诊断策略

15

作者 罗春桥 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2002年第12期1713-1716,共4页

针对规模大而复杂的 VLSI( Very Large Scale Integrated- Circuit)提出了一种新的基于BIST( Built- In Self- Test)的故障诊断策略 .它通过对触发器阵列扫描 ,可同时找出有故障的 CUT( Circuit Under Test)和测试码以及与之相应的响应 ... 针对规模大而复杂的 VLSI( Very Large Scale Integrated- Circuit)提出了一种新的基于BIST( Built- In Self- Test)的故障诊断策略 .它通过对触发器阵列扫描 ,可同时找出有故障的 CUT( Circuit Under Test)和测试码以及与之相应的响应 ,从而能应用传统的非 BIST设计故障诊断方法来定位故障门 .它克服了传统基于 BIST故障诊断方法中数据量大 ,或者由于使用经过压缩处理的数据而带来的不确定性等缺点 .电路结构简单可行 ,提供的相应算法也易于实现 . 展开更多

关键词 vlsi 诊断策略 超大规模集成电路 内建自测试 故障诊断 触发器阵列 矩阵扫描

在线阅读 下载PDF 职称材料

基于动态粒子群优化的X结构Steiner最小树算法

16

作者 王景熠 朱予涵 +1 位作者 周茹平 刘耿耿 《计算机工程》 CAS CSCD 北大核心 2024年第9期226-234,共9页

Steiner最小树(SMT)是总体布线的最佳连接模型,其构造是1个NP-难问题。粒子群优化(PSO)算法在解决NP-难问题中具有良好的表现,而PSO算法中种群的拓扑结构及搜索信息的传递机制对其性能有着很大的影响。1个适用于具体问题的种群拓扑结构... Steiner最小树(SMT)是总体布线的最佳连接模型,其构造是1个NP-难问题。粒子群优化(PSO)算法在解决NP-难问题中具有良好的表现,而PSO算法中种群的拓扑结构及搜索信息的传递机制对其性能有着很大的影响。1个适用于具体问题的种群拓扑结构对算法性能的提升极为显著。因此,利用PSO求解总体布线问题需要根据具体布线问题的特性来选择合适的粒子拓扑结构策略,以提升PSO的性能。提出基于动态PSO的X结构Steiner最小树(XSMT)算法以解决总体布线问题。首先,设计动态子群与信息交换策略,对种群进行子群划分,引入信息交换的概念,让子群在保持独立性的同时与其他子群进行信息交换,增加子群多样性;其次,设计粒子学习与变异策略,通过设置子群中粒子的学习对象使子群趋向于全局最优,并选择每个子群中适应度值最好的粒子进行变异,使粒子更易于跳出局部最优;最后,设计从多群局部学习过渡到单群全局学习策略,使算法在迭代次数到达阈值之后从局部学习过渡到全局学习,使得粒子在较优拓扑结构的基础上内部连接以获得更好的线长优化率。实验结果表明,与现有的2种R结构SMT(RSMT)算法相比,所提算法在优化线长方面分别优化了10.25%、8.24%;与现有的3种XSMT算法相比,该算法在优化线长方面分别优化了2.44%、1.46%、0.48%,验证了算法的有效性。 展开更多

关键词 动态粒子群优化 信息交换 X结构Steiner最小树 超大规模集成电路布线 粒子群优化离散化

在线阅读 下载PDF 职称材料

RSA密码协处理器的实现 被引量：18

17

作者 李树国 周润德 +1 位作者 冯建华 孙义和 《电子学报》 EI CAS CSCD 北大核心 2001年第11期1441-1444,共4页

密码协处理器的面积过大和速度较慢制约了公钥密码体制RSA在智能卡中的应用 .文中对Montgomery模乘算法进行了分析和改进 ,提出了一种新的适合于智能卡应用的高基模乘器结构 .由于密码协处理器采用两个 3 2位乘法器的并行流水结构 ,这... 密码协处理器的面积过大和速度较慢制约了公钥密码体制RSA在智能卡中的应用 .文中对Montgomery模乘算法进行了分析和改进 ,提出了一种新的适合于智能卡应用的高基模乘器结构 .由于密码协处理器采用两个 3 2位乘法器的并行流水结构 ,这与心动阵列结构相比它有效地降低了芯片的面积和模乘的时钟数 ,从而可在智能卡中实现RSA的数字签名与认证 .实验表明 :在基于 0 3 5 μmTSMC标准单元库工艺下 ,密码协处理器执行一次 10 2 4位模乘需12 16个时钟周期 ,芯片设计面积为 3 8k门 .在 5MHz的时钟频率下 ,加密 10 2 4位的明文平均仅需 3 74ms.该设计与同类设计相比具有最小的模乘运算时钟周期数 ,并使芯片的面积降低了 1/ 3 .这个指标优于当今电子商务的密码协处理器 ,适合于智能卡应用 . 展开更多

关键词 模乘器 智能卡 公钥 模乘 RSA 密码协处理器

在线阅读 下载PDF 职称材料

基于交替与连续长度码的有效测试数据压缩和解压 被引量：70

18

作者 梁华国 蒋翠云 《计算机学报》 EI CSCD 北大核心 2004年第4期548-554,共7页

提出了新一类的变 -变长度压缩码 ,称之为交替与连续长度码 .该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度 ,压缩一个预先计算的测试集 ,无需像其它文章中受限制仅仅编码连续的“0” .这种交替与连续长度码由两部... 提出了新一类的变 -变长度压缩码 ,称之为交替与连续长度码 .该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度 ,压缩一个预先计算的测试集 ,无需像其它文章中受限制仅仅编码连续的“0” .这种交替与连续长度码由两部分组成 ,即交替和连续部分 .它的解压体系结构是一个简单的有限状态机并且不需要一个分离的循环扫描移位寄存器 .试验结果显示 ,这种编码能够有效地压缩测试数据 ,并且更优于Golomb和FDR码对输入数据流中的变化压缩 . 展开更多

关键词 测试集编码 变-变长度码 数据压缩 数据解压 内建自测试

在线阅读 下载PDF 职称材料

模糊推理协处理器芯片(英文) 被引量：2

19

作者 沈理 朱亚江 +1 位作者 徐慧娥 陈晓东 《自动化学报》 EI CSCD 北大核心 2001年第4期543-551,共9页

模糊推理协处理器ＶＬＳＩ芯片Ｆ２００采用０．μｍ　ＣＭＯＳ工艺，作为一种模糊 控制器，主要用于实时过程控制和其它适合的应用场合，例如机器人控制、分类器、专家系 统等．Ｆ２００芯片支持多个模糊知识库工作，支持最常用的两种... 模糊推理协处理器ＶＬＳＩ芯片Ｆ２００采用０．μｍ　ＣＭＯＳ工艺，作为一种模糊 控制器，主要用于实时过程控制和其它适合的应用场合，例如机器人控制、分类器、专家系 统等．Ｆ２００芯片支持多个模糊知识库工作，支持最常用的两种模糊模型，Ｍａｍｄａｎｉ和 Ｔａｋａｇｉ－Ｓｕｇｅｎｏ模型．芯片精度 １２位，主频 ２０ＭＨｚ；推理速度约为每秒 １．２Ｍ条模糊规则． 展开更多

关键词 模糊控制 模糊推理 模糊协处理器 vlsi芯片

在线阅读 下载PDF 职称材料

面向寄存器传输级设计阶段的高效高精度功耗预测模型 被引量：2

20

作者 李康 师瑞之 +3 位作者 陈嘉伟 史江义 潘伟涛 王杰 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3166-3174,共9页

功耗已成为电路设计的关键性能目标之一,现有商业工具PrimeTime PX(PTPX)的功耗预精度高,但是运行时间长,且仅面向已经生成网表的逻辑综合或者物理实现阶段。因此,降低功耗分析时间,且前移功耗预测在芯片设计中的环节变得尤为重要。该... 功耗已成为电路设计的关键性能目标之一,现有商业工具PrimeTime PX(PTPX)的功耗预精度高,但是运行时间长,且仅面向已经生成网表的逻辑综合或者物理实现阶段。因此,降低功耗分析时间,且前移功耗预测在芯片设计中的环节变得尤为重要。该文提出一种面向千万门级专用集成电路(ASIC)的寄存器传输级(RTL)功耗预估方法,可在RTL设计阶段实现快速且准确的周期级功耗预测:根据输入信号的功耗相关性原则使用基于平滑截断绝对偏差惩罚项(SCAD)的嵌入法对输入信号自动筛选,从而解决大信号特征输入数量对预估性能的影响;通过时序对准方法对仿真波形数据进行校正,解决了sign-off级功耗与RTL级仿真波形之间的时序偏差问题,有效提升了模型预测的精度;建立了仅拥有两个卷积层和1个全连接层的浅层卷积神经网络模型,学习相邻位置和相邻时间上的信号活动与功耗的相关性信息,充分降低部署开销,使训练速度得到显著提高。该文使用开源数据集、28 nm工艺节点的3×10^(7)门级工业级芯片电路作为测试对象,实验结果表明,功耗预测结果和物理设计后PTPX分析结果相比,平均绝对百分比误差(MAPE)小于1.71%,11k时钟周期的功耗曲线预测耗时不到1.2 s。在场景交叉验证实验中,模型的预测误差小于4.5%。 展开更多

关键词 功耗预估 卷积神经网络 寄存器传输级 超大规模集成电路

在线阅读 下载PDF 职称材料