期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到94篇文章
< 1 2 … 5 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
在VLSI制造中基于辅助图形的灰度光刻形成三维结构
1
作者 王雷 张雪 王辉 《半导体技术》 CAS 北大核心 2024年第9期832-837,共6页
半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造... 半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造成本过高,无法被直接应用于超大规模集成电路制造。提出了一种基于辅助图形的灰度光刻技术,通过辅助图形而非传统灰度光刻调整光源或透过介质的方法来调整光强分布,并结合光刻胶筛选方法,实现了仅通过调整单一光刻工艺模块,就使现有超大规模集成电路制造工艺生产线可低成本地兼容三维结构器件制造。制作了三维结构的微电子机械系统(MEMS)运动传感器,从而验证了所提出工艺的可行性。 展开更多
关键词 超越摩尔定律 超大规模集成电路(vlsi)制造 灰度光刻 辅助图形 微电子机械系统(MEMS) 分立器件
在线阅读 下载PDF
MPEG-2运动补偿的VLSI设计 被引量：4
2
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期903-906,共4页
基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA... 基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的 展开更多
关键词 运动补偿 MPEG-2 设计 运动图像压缩 vlsi
在线阅读 下载PDF
基于3DES的跳频序列族构造方法的VLSI实现 被引量：1
3
作者 李赞 蔡觉平 +1 位作者 金力军 常义林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第4期501-504,580,共5页
基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族... 基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz～24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中. 展开更多
关键词 分组密码 跳频序列 VHDL(VHSIC Hardware Description Language) vlsi(very large scale integrated circuits)
在线阅读 下载PDF
MPEG-2视频反量化和IDCT的VLSI设计 被引量：6
4
作者 惠新标 叶楠 郑志航 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期193-196,共4页
反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并... 反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并通过模拟得以验证．采用全硬件实现的方法，并针对性地提出了相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ ＭＬ视频较大的数据量，达到了实时解码的目的． 展开更多
关键词 MPEG-2 反量化 视频信号 vlsi IDCT 设计
在线阅读 下载PDF
H.264标准中Exp-Golomb编解码器的VLSI设计 被引量：3
5
作者 吴斌 郭树旭 +2 位作者 王明江 郑凡 陈玫玫 《吉林大学学报（信息科学版）》 CAS 2008年第3期244-247,共4页
为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源。该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Pr... 为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源。该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Programmable Gate Array)开发平台进行了验证,在133 MHz时钟频率下编解码器的综合门数分别为765门和632门。该编解码器能满足Baseline档次(30帧/s),分辨率为352×288视频序列的实时编解码对质量和速度的要求。 展开更多
关键词 H.264标准 熵编码 指数哥伦布码 大规模集成电路
在线阅读 下载PDF
MPEG-2视频变长码解码VLSI设计 被引量：3
6
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页
提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ Ｍ... 提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码，并为更复杂的应用提供了扩展的余地． 展开更多
关键词 MPEG-2 变长解码 视频解码 vlsi 设计
在线阅读 下载PDF
MPEG-4运动补偿处理器的VLSI结构设计 被引量：3
7
作者 王占辉 刘大明 刘龙 《电子器件》 EI CAS 2005年第3期546-550,共5页
针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。文中的方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描... 针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。文中的方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明,该处理器逻辑功能完全正确,能满足MPEG-4CoreProfiles&Level2实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 运动补偿
在线阅读 下载PDF
JPEG2000全并行位平面编码器的VLSI设计验证 被引量：2
8
作者 刘文松 朱恩 +2 位作者 王健 徐龙涛 黄宁 《东南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2011年第6期1132-1136,共5页
研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位... 研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9Mcoefficient/sec的处理能力,可满足现有图像实时处理要求. 展开更多
关键词 JPEG2000 位平面编码 通道并行 位平面并行 vlsi
在线阅读 下载PDF
MPEG-4运动补偿的VLSI结构设计 被引量：2
9
作者 刘龙 韩崇昭 王占辉 《通信学报》 EI CSCD 北大核心 2005年第11期117-124,共8页
针对MPEG-4解码中运动补偿控制复杂、数据吞吐量大、实现较困难,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。此方案已经在Xilinx ISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了... 针对MPEG-4解码中运动补偿控制复杂、数据吞吐量大、实现较困难,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。此方案已经在Xilinx ISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明, 设计的运动补偿处理器逻辑功能完全正确,而且可以满足MPEG-4 Core Profiles & Level2的实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 运动补偿
在线阅读 下载PDF
分像素插值算法的VLSI实现 被引量：2
10
作者 王刚 陈贺新 陈绵书 《吉林大学学报（信息科学版）》 CAS 2014年第1期1-7,共7页
针对H.264/AVC标准中分像素插值运算复杂度高和存储访问量大的问题,提出新的分像素插值算法。该算法采用易于硬件实现的4阶滤波器取代6阶滤波器进行分像素插值;基于算法给出了一种1/4像素精度的8×8块插补流水线结构。经性能分析和... 针对H.264/AVC标准中分像素插值运算复杂度高和存储访问量大的问题,提出新的分像素插值算法。该算法采用易于硬件实现的4阶滤波器取代6阶滤波器进行分像素插值;基于算法给出了一种1/4像素精度的8×8块插补流水线结构。经性能分析和滤波器结构比较表明,该结构在一个时钟内可以完成32个1/2像素位置的插值运算,可应用于所有大小块,且有面积小,速度快的特点。实验结果表明,与H.264标准相比,该算法可以降低15%的空间复杂度,提高了峰值信噪比,降低了比特率,提高了编码性能。 展开更多
关键词 H 264标准 分像素 vlsi结构 空间复杂度 峰值信噪比 比特率
在线阅读 下载PDF
访存带宽最小化的H.264整像素运动估计VLSI结构 被引量：1
11
作者 李东晓 郑伟 张明 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第8期1341-1347,共7页
面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连... 面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连接,使参考像素的搬运过程规则、高效.处理器单元(PE)结构简单,PE阵列以单指令多数据流(SIMD)方式工作,数据通信采用脉动方式,计算部件的利用效率为100%.搜索过程没有空泡,每拍处理一个搜索点,支持7种可变尺寸分块,同时完成41个分块的绝对差之和(SAD)的计算与比较.给出了参数化的结构设计描述.针对标准清晰度数字电视(SDTV)应用,设计实现了一个具体的结构,采用Faraday0.18μm CMOS标准单元工艺库,逻辑门数为151×103门,关键路径时延为3.86 ns,片上缓存为23.75 kB,访存I/O引脚数为8 bit.在216 MHz钟频下,实时支持SDTV 720×576@30fps,搜索范围为[-32,32]×[-16,16],2个参考图像,访存带宽为24.9 MB/s. 展开更多
关键词 H.264/AVC 运动估计 vlsi结构 数据重用 访存带宽
在线阅读 下载PDF
对角存储的JPEG2000二维小波正/反变换VLSI体系设计 被引量：1
12
作者 秦兴 严晓浪 杨崇鹏 《光电工程》 EI CAS CSCD 北大核心 2005年第3期85-88,共4页
为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5... 为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5/3 和 9/7 两种小波,并且可以节省熵编码所需的码块存储器。设计的一维离散小波运算单元,可以在一个周期内处理四个像素的数据。经测试,此设计工作在 20MHZ 频率下,外加数据缓存时,完成一张 512×512×8 比特的灰白图像“lenna”的三级小波分解需要 13.31ms,不加数据缓存,需要 16.6ms。 展开更多
关键词 对角存储 二维离散小波变换 /PEG2000 超大规模集成电路
在线阅读 下载PDF
高效椭圆曲线签名算法核心运算VLSI设计 被引量：1
13
作者 刘文江 戎蒙恬 《上海交通大学学报》 EI CAS CSCD 北大核心 2004年第5期709-712,共4页
针对椭圆曲线签名算法要使用的乘法器和除法器提出了一种新的结构,并在此基础上进行了系统设计.该设计进行了ASIC综合和仿真,其仿真结果和理论分析相符合,与其他设计相比,在时间复杂度上有所提高.
关键词 椭圆曲线密码学 超大规模集成电路 数字签名算法
在线阅读 下载PDF
VLSI电路的复杂网络特性研究 被引量：1
14
作者 聂廷远 高久顼 王培培 《微电子学与计算机》 CSCD 北大核心 2017年第8期133-136,共4页
针对电路集成快速发展所带来的电路集成密度大、结构复杂的问题,基于IBM-HB+Benchmark研究集成电路的复杂网络特性.实验结果表明,IBM-HB+Benchmark网络的累积度分布满足高斯分布,属于单一规模网络;IBM-HB+Benchmark网络同样具有小世界特... 针对电路集成快速发展所带来的电路集成密度大、结构复杂的问题,基于IBM-HB+Benchmark研究集成电路的复杂网络特性.实验结果表明,IBM-HB+Benchmark网络的累积度分布满足高斯分布,属于单一规模网络;IBM-HB+Benchmark网络同样具有小世界特性,其平均集聚系数是同等规模随机网络的28.51倍. 展开更多
关键词 超大规模集成电路 复杂网络 小世界特性 累积度分布
在线阅读 下载PDF
基于图论的VLSI中最小斯坦纳树问题及其改进算法 被引量：2
15
作者 陈秀华 《南京师范大学学报（工程技术版）》 CAS 2015年第4期47-52,共6页
超大规模集成电路(VLSI)中,对于多端线网的最佳布线结果是构造最小直角斯坦纳树,该问题是典型的NP组合优化问题.利用图论中直角斯坦纳树的性质,在采用斯坦纳点编码方案寻找优化点位置的基础上,增加粒子趋同性判定及惯性权重系数调整策略... 超大规模集成电路(VLSI)中,对于多端线网的最佳布线结果是构造最小直角斯坦纳树,该问题是典型的NP组合优化问题.利用图论中直角斯坦纳树的性质,在采用斯坦纳点编码方案寻找优化点位置的基础上,增加粒子趋同性判定及惯性权重系数调整策略,提出改进的粒子群优化算法,对一些实例模型进行了仿真测试,表明该算法的效果良好. 展开更多
关键词 图论 vlsi 最小直角斯坦纳树
在线阅读 下载PDF
MPEG4中VOP填充模块的VLSI设计
16
作者 刘龙 韩崇昭 +1 位作者 王占辉 白雁 《微电子学与计算机》 CSCD 北大核心 2005年第11期28-32,共5页
文章根据MPEG-4纹理填充的特点,采用流水线结构设计了MPEG-4中的重复填充的,采用乒乓RAM实现了高速流水线结构,利用填充PE单元实现了MPEG-4高效的重复填充。仿真和综合结果表明,文章设计的VOP填充处理器的逻辑功能完全正确,而且可以满足... 文章根据MPEG-4纹理填充的特点,采用流水线结构设计了MPEG-4中的重复填充的,采用乒乓RAM实现了高速流水线结构,利用填充PE单元实现了MPEG-4高效的重复填充。仿真和综合结果表明,文章设计的VOP填充处理器的逻辑功能完全正确,而且可以满足MPEG-4CoreProfiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 填充
在线阅读 下载PDF
用现场可编程门阵列进行VLSI设计验证
17
作者 李芳勤 潘永俊 孙玉蛟 《吉林大学学报（信息科学版）》 CAS 2001年第1期42-44,共3页
超大规模专用集成芯片的设计是一项比较复杂的工作。常规的设计方法成功率较低 ,利用 EDA (电子设计自动化 )技术在在线可编程逻辑器件上进行大规模集成电路 ( VL SI)设计验证 ,是超大规模集成电路设计较成功的方法 ,本文对该方法的可... 超大规模专用集成芯片的设计是一项比较复杂的工作。常规的设计方法成功率较低 ,利用 EDA (电子设计自动化 )技术在在线可编程逻辑器件上进行大规模集成电路 ( VL SI)设计验证 ,是超大规模集成电路设计较成功的方法 ,本文对该方法的可行性进行了分析 ,并提出了验证方法。 展开更多
关键词 超大规模集成电路 可编程序逻辑阵列 电子设计自动化
在线阅读 下载PDF
支持MPEG-4面向对象编码的VLSI模块结构设计
18
作者 王占辉 刘大明 《电子器件》 EI CAS 2006年第2期434-438,共5页
MPEG-4中一个新特性是面向对象编码。为了支持这种特性,MPEG-4标准引入了两种新的算法:重复填充和纹理填充。根据这两种算法的特点,设计了MPEG-4重复填充和纹理填充的VLSI结构。文中的方案在XilinxISE6.1i集成开发环境下,采用了VHDL进... MPEG-4中一个新特性是面向对象编码。为了支持这种特性,MPEG-4标准引入了两种新的算法:重复填充和纹理填充。根据这两种算法的特点,设计了MPEG-4重复填充和纹理填充的VLSI结构。文中的方案在XilinxISE6.1i集成开发环境下,采用了VHDL进行了描述,并使用电子设计自动化工具进行了模拟和验证。仿真和综合结果表明,本文设计的VLSI处理器,其逻辑功能完全正确,而且可以在很低的时钟频率下满足MPEG-4CoreProfiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现。 展开更多
关键词 超大规模集成电路 MPEG-4 重复填充 纹理填充
在线阅读 下载PDF
MPEG-4视频编码器纹理填充模块的VLSI结构设计
19
作者 洪泽宏 王占辉 《海军工程大学学报》 CAS 北大核心 2006年第2期77-82,共6页
研究了MPEG-4纹理填充算法的特点,设计了纹理填充硬件实现的VLSI结构.在Xilinx ISE6.1i集成开发环境下,采用VHDL对该结构进行了描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证.仿真和综合结果表明,所设计的VLSI处理器,逻辑功能... 研究了MPEG-4纹理填充算法的特点,设计了纹理填充硬件实现的VLSI结构.在Xilinx ISE6.1i集成开发环境下,采用VHDL对该结构进行了描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证.仿真和综合结果表明,所设计的VLSI处理器,逻辑功能完全正确,而且可以满足MPEG-4 Core Profiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现. 展开更多
关键词 超大规模集成电路 MPEG-4 纹理填充
在线阅读 下载PDF
MPEG-4视频编码器MacroBlockIP模块的VLSI结构设计
20
作者 刘大明 王占辉 《电子器件》 EI CAS 2006年第4期1158-1163,共6页
设计了MPEG-4视频编码器中用于处理纹理部分的模块-MacroBlockIP模块。它主要由重复填充、运动补偿、纹理填充、二维DCT/IDCT、量化/反量化和DC/AC预测六个部分组成。文中的方案在Xilinx ISE6.1i集成开发环境下用VHDL语言进行描述,并使... 设计了MPEG-4视频编码器中用于处理纹理部分的模块-MacroBlockIP模块。它主要由重复填充、运动补偿、纹理填充、二维DCT/IDCT、量化/反量化和DC/AC预测六个部分组成。文中的方案在Xilinx ISE6.1i集成开发环境下用VHDL语言进行描述,并使用电子设计自动化(EDA)工具进行了模拟和验证。试验结果表明,所设计的MacroBlockIP模块逻辑功能正确,满足MPEG-4 Core Profiles&Level2的实时编码要求,可用于MPEG-4视频编码器的VLSI实现。 展开更多
关键词 MPEG-4 超大规模集成电路 视频编码器
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 5 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部