基于Web服务的软件服务体系结构的研究与实现 被引量：40

1

作者 刘伯超 马晓轩 +1 位作者 葛声 怀进鹏 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2004年第3期263-266,共4页

提出并设计实现了基于Web服务的软件服务体系结构的ACT WSOA系统 ,主要包括基于通用客户端的服务请求者、基于UDDI(UniversalDescrip tion ,DiscoveryandIntegration)服务器的服务注册者以及基于Web服务运行时环境的服务提供者 .该系统... 提出并设计实现了基于Web服务的软件服务体系结构的ACT WSOA系统 ,主要包括基于通用客户端的服务请求者、基于UDDI(UniversalDescrip tion ,DiscoveryandIntegration)服务器的服务注册者以及基于Web服务运行时环境的服务提供者 .该系统遵循和支持相应的国际开放标准 ,诸如UDDI、WSDL(WebServicesDescriptionLanguage)、SOAP(SimpleObjectAccessProtocol) 。 展开更多

关键词 计算机应用 分布型网络 面向服务的体系结构 WEB服务 通用描述、发现集成协议 简单对象访问协议 Web服务描述协议

在线阅读 下载PDF 职称材料

JPEG2000二维离散小波变换高效并行VLSI结构设计 被引量：18

2

作者 兰旭光 郑南宁 +3 位作者 吴勇 刘跃虎 刘在德 梅魁志 《西安交通大学学报》 EI CAS CSCD 北大核心 2004年第2期149-153,共5页

提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采... 提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模.二维离散小波滤波器结构已经过VerilogHDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中. 展开更多

关键词 二维离散小波变换 VLSI 并行结构 提升方法

在线阅读 下载PDF 职称材料

基于3DES的跳频序列族构造方法的VLSI实现 被引量：1

3

作者 李赞 蔡觉平 +1 位作者 金力军 常义林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第4期501-504,580,共5页

基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族... 基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz～24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中. 展开更多

关键词 分组密码 跳频序列 VHDL(VHSIC hardware description language) VLSI(Very Large Scale integrated circuits)

在线阅读 下载PDF 职称材料

HDB_3编译码器的优化设计与实现 被引量：6

4

作者 张巧文 朱仲杰 +1 位作者 梁丰 戴迎珺 《西南交通大学学报》 EI CSCD 北大核心 2008年第1期25-28,76,共5页

针对现有HDB3(三阶高密度双极性)编码器中存在编码复杂、输出延时长等缺陷,提出了一种基于分组编码、统一极性判断和位置极性判断的HDB3编码器快速设计方法,并相应提出了基于极性判别的快速译码设计方法,避免了译码过程中的取代节检测.... 针对现有HDB3(三阶高密度双极性)编码器中存在编码复杂、输出延时长等缺陷,提出了一种基于分组编码、统一极性判断和位置极性判断的HDB3编码器快速设计方法,并相应提出了基于极性判别的快速译码设计方法,避免了译码过程中的取代节检测.在QuartusⅡ5.1下的仿真结果表明,提出的编译码方法具有消耗资源少、工作速度快的优点,与现有方法相比,编码和译码占用的逻辑单元数分别减少25%和40%,扇出数分别减少29.4%和50.9%.经实际测试,编译码器功能正确,可用于实际电路中. 展开更多

关键词 HDB3码 VHDL 编译码器 极性判别

在线阅读 下载PDF 职称材料

基于可编程逻辑器件的LED显示屏控制系统设计 被引量：18

5

作者 张建军 陈钟荣 《液晶与显示》 CAS CSCD 北大核心 2006年第4期398-402,共5页

针对利用单片机设计LED显示屏控制系统中所存在的问题,提出了基于可编程逻辑器件设计和实现的大屏幕LED显示系统,并用串并结合的方案取代以往控制器和显示屏之间串行的数据传输方式。此外,增加光频转换器TSL235,根据环境变化实时调整显... 针对利用单片机设计LED显示屏控制系统中所存在的问题,提出了基于可编程逻辑器件设计和实现的大屏幕LED显示系统,并用串并结合的方案取代以往控制器和显示屏之间串行的数据传输方式。此外,增加光频转换器TSL235,根据环境变化实时调整显示亮度。该系统具有刷新速度快、亮度高、灵活配置、功耗低等特点,外接16 MHz时钟,显示屏能够清晰地显示汉字。 展开更多

关键词 LED显示屏 可编程逻辑器件 高速集成电路硬件描述语言 光频转换器

在线阅读 下载PDF 职称材料

循环冗余校验分布式算法的理论推导及FPGA实现 被引量：3

6

作者 毕占坤 黄芝平 +1 位作者 张羿猛 王跃科 《兵工学报》 EI CAS CSCD 北大核心 2006年第6期1122-1125,共4页

循环冗余校验(CRC)算法广泛应用于测控及通信领域以提高数据传输的可靠性。传统的按位计算CRC校验值的方法不能满足高速信号处理的要求。利用FPGA查找表结构以及并行分布式运算的特点,在很大程度上可以突破处理速度上的瓶颈。本文对CRC... 循环冗余校验(CRC)算法广泛应用于测控及通信领域以提高数据传输的可靠性。传统的按位计算CRC校验值的方法不能满足高速信号处理的要求。利用FPGA查找表结构以及并行分布式运算的特点,在很大程度上可以突破处理速度上的瓶颈。本文对CRC分布式算法进行了公式推导,该方法可以衍生出针对任何阶次生成多项式以及任意处理位宽的CRC分布式算法。该算法在实际应用中获得了很高的处理速度和很好的稳定性。 展开更多

关键词 仪器仪表技术 循环冗余校验 分布式算法 查找表 超高速集成电路硬件描述语言

在线阅读 下载PDF 职称材料

基于FPGA的电脑横机控制器PC104总线接口设计 被引量：6

7

作者 潘启勇 卢达 《东南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2008年第A02期154-157,共4页

针对电脑横机编织需要可靠的数据交换,提出一种新型控制器,由工控机和FPGA主控板构成,通过PC104总线进行数据传输.主控板由SpartanTM-3系列FPGA、配置PROM、双向电平转换器等构成,介绍了用VHDL语言描述的FPGA内的PC104接口逻辑,给出了... 针对电脑横机编织需要可靠的数据交换,提出一种新型控制器,由工控机和FPGA主控板构成,通过PC104总线进行数据传输.主控板由SpartanTM-3系列FPGA、配置PROM、双向电平转换器等构成,介绍了用VHDL语言描述的FPGA内的PC104接口逻辑,给出了程序代码,经编译、综合、下载后,通过逻辑分析仪测量了总线数据读取时序,时序图表明该接口工作稳定.实际应用也证明,该接口体积小,性价比高,并可移植. 展开更多

关键词 FPGA PC104 电脑横机 控制器 VHDL

在线阅读 下载PDF 职称材料

CPLD在数字频率计设计中的应用 被引量：4

8

作者 徐瑞亚 邹传琴 +2 位作者 宁向前 毛鹏翔 孙月娥 《信息化研究》 2011年第3期30-32,共3页

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期... 文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用VHDL硬件描述语言,单片机采用C语言编程。 展开更多

关键词 数字频率计 可编程逻辑器件 硬件描述语言 单片机 等精度

在线阅读 下载PDF 职称材料

基于VHDL的交通灯控制器的程序设计 被引量：1

9

作者 余丽红 龙诺春 +1 位作者 林春景 柳贵东 《无线互联科技》 2020年第17期98-100,共3页

基于VHDL语言的交通灯控制器的设计用于模拟路口的红黄绿交通灯的变化过程。该设计可以分为时钟分频、红绿灯状态转换及3种状态译码、数码管动态扫描和数码管显示4个模块,是一个综合性的EDA实验项目。时钟分频模块用于将20 MHz的时钟分... 基于VHDL语言的交通灯控制器的设计用于模拟路口的红黄绿交通灯的变化过程。该设计可以分为时钟分频、红绿灯状态转换及3种状态译码、数码管动态扫描和数码管显示4个模块,是一个综合性的EDA实验项目。时钟分频模块用于将20 MHz的时钟分为1 Hz的倒计时时钟信号和大于100 Hz的动态扫描时钟信号。文章介绍了VHDL语言的模块化程序设计思想和交通灯的设计思路,并分别编写了4个模块的VHDL程序以及顶层模块的程序,对程序进行了编译并实现了硬件仿真。 展开更多

关键词 超高速集成电路硬件描述语言 分频器 计数器 动态扫描

在线阅读 下载PDF 职称材料

单板匿影模块的实现 被引量：2

10

作者 徐瑞荣 孙靖 《舰船电子对抗》 2006年第1期47-50,共4页

介绍了采用在系统可编程器件完成单板匿影模块的设计,并给出了主要电路的超高速集成电路硬件描述语言(VHDL),提供了实现匿影电路的模块化、单板的方法。

关键词 匿影 在系统可编程 超高速集成电路硬件描述语言

在线阅读 下载PDF 职称材料

基于FPGA的Turbo码交织器的设计与实现

11

作者 张亚宜 熊兴隆 王强 《天津工业大学学报》 CAS 2006年第4期22-25,共4页

根据组合交织器的设计思想,提出一种新的组合交织方案,即隔行写入分组螺旋式对称交织方案,给出了利用现场可编程门阵列(FPGA)设计实现这种组合交织器的方法．在MAX+PLUSII软件开发环境下仿真的结果表明,设计的组合交织器具有误码率低、... 根据组合交织器的设计思想,提出一种新的组合交织方案,即隔行写入分组螺旋式对称交织方案,给出了利用现场可编程门阵列(FPGA)设计实现这种组合交织器的方法．在MAX+PLUSII软件开发环境下仿真的结果表明,设计的组合交织器具有误码率低、处理速度快、易于修改等优点,具有较高的实用性． 展开更多

关键词 现场可编程门阵列 硬件描述语言(VHDL) 交织器 TURBO码

在线阅读 下载PDF 职称材料

一种新Turbo码交织器的VHDL设计 被引量：3

12

作者 熊兴隆 《中国民航学院学报》 2006年第2期1-5,共5页

介绍了Turbo码和交织技术,分析了几种常用交织算法的特点。根据组合交织器的设计思路,提出了隔行写入螺旋式交织方案。利用硬件描述语言(VHDL)编程设计了这种交织器的电路,并给出了仿真结果。

关键词 交织器 TURBO码 硬件描述语言(VHDL) 信道编码

在线阅读 下载PDF 职称材料

EDA技术及应用 被引量：1

13

作者 范秋华 赵艳秋 《青岛建筑工程学院学报》 2002年第2期69-71,89,共4页

叙述了EDA技术的定义及特点 ,通过举例说明一四人抢答器的设计 ,一方面介绍了在美国ALTERA公司MAX +PLUSII平台上使用VHDL设计数字逻辑电路的步骤 ,另一方面看到EDA技术是数字系统设计的主要手段 ,是高科技社会发展的必然成果 .

关键词 EDA VHDL 抢答器 数字电路

在线阅读 下载PDF 职称材料

用Verilog HDL开发生物芯片的探讨

14

作者 张基温 黄可望 《江南大学学报（自然科学版）》 CAS 2003年第6期585-588,592,共5页

为了降低生物芯片的制作成本,使其能批量生产,可采用一种优秀的硬件描述语言Ver ilogHDL进行开发 用VerilogHDL开发生物芯片,根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成... 为了降低生物芯片的制作成本,使其能批量生产,可采用一种优秀的硬件描述语言Ver ilogHDL进行开发 用VerilogHDL开发生物芯片,根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成本,并为大规模批量生产提供有利的条件。 展开更多

关键词 生物芯片 硬件描述语言 VERILOG硬件描述语言 数字电路

在线阅读 下载PDF 职称材料

VHDL应用于专用集成电路功能仿真的研究

15

作者 罗怀晓 陈满儒 潘光 《陕西科技大学学报（自然科学版）》 2004年第2期78-81,共4页

研究了如何对一个ASIC系统(以8051微控制器为例)应用VHDL进行功能仿真的方法,在ACTIVE VHDL软件环境下应用该语言编制了8051微控制器的功能仿真程序并进行了测试。测试结果表明该程序运行是正确的。本文给出的方法在ASIC的高层次设计上... 研究了如何对一个ASIC系统(以8051微控制器为例)应用VHDL进行功能仿真的方法,在ACTIVE VHDL软件环境下应用该语言编制了8051微控制器的功能仿真程序并进行了测试。测试结果表明该程序运行是正确的。本文给出的方法在ASIC的高层次设计上迈出了重要的一步,在工程实践中具有广泛的应用价值。 展开更多

关键词 ASIC系统 VHDL 功能仿真 专用集成电路 8051微控制器

在线阅读 下载PDF 职称材料

VHDL应用于专用集成电路功能仿真的研究

16

作者 潘光 张群正 丁西珍 《西安石油学院学报（自然科学版）》 2002年第3期58-60,共3页

分析了超高速集成电路硬件描述语言 ( VHDL)在专用集成电路高层次设计方法上的重要作用 ,指出该语言进行电子设计的主要优势是 :可以使设计人员在设计的每个层次 (行为级、寄存器传输级、门级 )进行仿真和综合 .应用该语言对专用集成电... 分析了超高速集成电路硬件描述语言 ( VHDL)在专用集成电路高层次设计方法上的重要作用 ,指出该语言进行电子设计的主要优势是 :可以使设计人员在设计的每个层次 (行为级、寄存器传输级、门级 )进行仿真和综合 .应用该语言对专用集成电路 (以 80 5 1微控制器为例 )进行了功能仿真 ,提出了下一时间仿真方法 .在 ACTIVE- VHDL软件环境下编制了 80 5 1微控制器的功能仿真程序 ,通过测试 ,该程序的功能仿真是正确的 . 展开更多

关键词 VHDL 专用集成电路 8051控制器 电子设计自动化 功能仿真

在线阅读 下载PDF 职称材料

JPEG2000中MQ编码器的VLSI结构 被引量：4

17

作者 曹斌 李云松 +1 位作者 刘凯 邓家先 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第5期714-718,共5页

提出了一种JPEG2000标准中MQ编码器的硬件设计方法,在采用并行结构的基础上,给出了一种高效的VLSI实现方案.使用的流水线结构使MQ编码器从总体结构上实现几个模块并行执行,用输出并行结构解决了同一时钟产生两个输出的问题,大大提高了... 提出了一种JPEG2000标准中MQ编码器的硬件设计方法,在采用并行结构的基础上,给出了一种高效的VLSI实现方案.使用的流水线结构使MQ编码器从总体结构上实现几个模块并行执行,用输出并行结构解决了同一时钟产生两个输出的问题,大大提高了输出模块的编码效率.仿真结果表明,该方案不仅能满足JEPG2000实时编码系统的要求,而且具有效率高和占用逻辑资源少的优点. 展开更多

关键词 图像处理 MQ编码器 大规模集成电路 JPEG2000 图像压缩

在线阅读 下载PDF 职称材料

闭环集成光陀螺中FIR滤波器的设计和应用

18

作者 阮颐 黄培中 卫炎 《上海航天》 2004年第5期61-64,共4页

为提高闭环集成光陀螺中电路的性能,提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案,并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明,所设计的滤波器电路工作正确... 为提高闭环集成光陀螺中电路的性能,提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案,并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明,所设计的滤波器电路工作正确可靠,满足设计要求。 展开更多

关键词 闭环集成光陀螺 有限冲激响应滤波器 现场可编程门阵列器件 超高硬件描述语言 数字信号处理

在线阅读 下载PDF 职称材料

基于VHDL的数字逻辑电路设计

19

作者 王淑文 《山西电子技术》 2007年第6期34-35,共2页

分析了硬件描述语言VHDL的特点、结构和描述;说明了基于VHDL进行数字逻辑电路设计的方法;结合实例介绍了VHDL在数字逻辑电路设计中的应用方法。

关键词 硬件描述语言 VHDL 数字逻辑电路 设计

在线阅读 下载PDF 职称材料

基于FPGA的CRC算法的串行和并行实现 被引量：8

20

作者 肖艳艳 何晓雄 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2016年第10期1362-1366,共5页

在数字数据通信系统中,由于信道传输特性不理想以及噪声等干扰,常常会出现一些异常情况。因此,通常在数据通信中添加循环冗余校验(cyclic redundancy check,CRC)码,可以大幅度提高通信的可靠性。文章在论述串行CRC实现的基础上,对电路... 在数字数据通信系统中,由于信道传输特性不理想以及噪声等干扰,常常会出现一些异常情况。因此,通常在数据通信中添加循环冗余校验(cyclic redundancy check,CRC)码,可以大幅度提高通信的可靠性。文章在论述串行CRC实现的基础上,对电路结构提出了改进的方案,实现了基于现场可编程逻辑门阵列(field programmable gate array,FPGA)的CRC的串行2、4、8位和并行算法,并用超高速集成电路硬件描述语言(very-high-speed integrated circuit hardware description language,VHDL)实现CRC校验,将实验结果下载到DE2,验证了方案的可行性。 展开更多

关键词 循环冗余校验码 串行算法 并行算法 超高速集成电路硬件描述语言 现场可编程逻辑门阵列

在线阅读 下载PDF 职称材料