适用于H.264视频解码器的VLD设计 被引量：4

1

作者 戴春泉 李锦涛 黄晁 《计算机工程》 EI CAS CSCD 北大核心 2005年第13期162-164,共3页

设计了一种适合于H.264的变字长解码器,根据码流特点进行模块划分,减少硬件开销;采用并行结构解NAL包,解码效率高;采用了桶形移位器,进行并行解码,每个时钟解一个码字。采用Verilog语言进行设计、仿真,并通过了FPGA验证,可以在FPGA上实... 设计了一种适合于H.264的变字长解码器,根据码流特点进行模块划分,减少硬件开销;采用并行结构解NAL包,解码效率高;采用了桶形移位器,进行并行解码,每个时钟解一个码字。采用Verilog语言进行设计、仿真,并通过了FPGA验证,可以在FPGA上实时解码标准清晰度的H.264视频。用0.18μmCMOS工艺库作综合,电路规模为1.6万门左右,最高频率能够达到150MHz。 展开更多

关键词 专用集成电路 视频解码 变字长解码 H.264

在线阅读 下载PDF 职称材料

AVS视频解码器中VLD模块的硬件设计

2

作者 郑军 《现代电子技术》 2008年第24期24-26,共3页

AVS是我国自主制定的音视频编码技术标准。提出一种新的适用于AVS视频解码的变字长解码(VLD)结构,重点研究AVS变字长码的特点,通过合理的码字分割解决码字的存储问题,采用桶式移位器,使得每个时钟能处理1个码字。采用Verilog语言进行设... AVS是我国自主制定的音视频编码技术标准。提出一种新的适用于AVS视频解码的变字长解码(VLD)结构,重点研究AVS变字长码的特点,通过合理的码字分割解决码字的存储问题,采用桶式移位器,使得每个时钟能处理1个码字。采用Verilog语言进行设计、模拟,并通过了FPGA验证。采用0.18μm CMOS工艺库综合,在50 MHz的时钟频率下工作时电路规模达到1.6万门左右。 展开更多

关键词 AVS视频标准 变长解码 FPGA VERILOG HDL

在线阅读 下载PDF 职称材料

MPEG-2视频码流分解的VHDL描述与验证 被引量：2

3

作者 惠新标 郑志航 叶楠 《通信学报》 EI CSCD 北大核心 2000年第9期41-45,共5页

本文提出一个MPEG - 2视频解码中码流分解的硬件设计 ,包括解码控制和变长码解码。一些新的硬件设计 ,如 :将宏块和块控制作为主要状态 ;采用桶形移位缓冲器并行解变长码 ;将变长码的长度计算和解码分别进行 ;将码表分割成多个小码表等... 本文提出一个MPEG - 2视频解码中码流分解的硬件设计 ,包括解码控制和变长码解码。一些新的硬件设计 ,如 :将宏块和块控制作为主要状态 ;采用桶形移位缓冲器并行解变长码 ;将变长码的长度计算和解码分别进行 ;将码表分割成多个小码表等等 ,保证了MPEG - 2MP @ML的实时解码 ,并为更复杂的应用提供了扩展的余地。本文中的设计是MPEG - 2解码ASICVLSI设计工作的一部分。 展开更多

关键词 MPEG-2 变长解码 视频码流分解 VHDL

在线阅读 下载PDF 职称材料

H.264片上高速可变长解码器设计 被引量：2

4

作者 张楚 张盛兵 +1 位作者 黄晁 赵彧 《电子测量技术》 2007年第10期7-10,32,共5页

可变字长编解码是H.264标准中的一项重要技术,本文设计了一种基于H.264标准的高速可变字长解码器。设计上采用自顶向下的设计方法,首先进行系统结构设计,根据码流特点进行硬件结构划分,尽可能多地进行并行解码,采用桶形移位器。并用C语... 可变字长编解码是H.264标准中的一项重要技术,本文设计了一种基于H.264标准的高速可变字长解码器。设计上采用自顶向下的设计方法,首先进行系统结构设计,根据码流特点进行硬件结构划分,尽可能多地进行并行解码,采用桶形移位器。并用C语言设计了系统模型,由C模型为RTL的仿真提供测试向量,在设计的各个阶段都进行了仿真,以保证每个阶段设计的正确性。该模块已通过FPGA验证,并用0.18μm的SMIC工艺库进行DC综合,电路规模约1.4万门左右,最高频率可以达到200MHz,可对H.264高清码流进行实时解码。 展开更多

关键词 可变长解码 专用集成电路设计 H.264/A 亿 CAVLC 视频解码

在线阅读 下载PDF 职称材料

MPEG-2视频变长码解码VLSI设计 被引量：3

5

作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页

提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ Ｍ... 提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码，并为更复杂的应用提供了扩展的余地． 展开更多

关键词 MPEG-2 变长解码 视频解码 VLSI 设计

在线阅读 下载PDF 职称材料

帧长可配置Turbo码编译码器的设计与实现 被引量：1

6

作者 赵旦峰 朱铁林 刘渊 《电讯技术》 北大核心 2010年第9期1-5,共5页

针对固定帧长Turbo码灵活性和适应性差的缺点,提出了一种帧长可配置的Turbo码编译码器的FPGA实现方案,可以由用户根据数字通信参数设计要求自行改变交织深度,以使译码性能与信息速率达到最佳平衡。采用"自上而下"的设计思想和... 针对固定帧长Turbo码灵活性和适应性差的缺点,提出了一种帧长可配置的Turbo码编译码器的FPGA实现方案,可以由用户根据数字通信参数设计要求自行改变交织深度,以使译码性能与信息速率达到最佳平衡。采用"自上而下"的设计思想和"自下而上"的实现流程相结合的方法,对Turbo码编译码系统进行模块化设计,优化调试后下载配置到Xilinx公司的Virtex-2 Pro系列中。测试结果表明,该设计具有良好的移植性和通用性,为Turbo码在不同环境下的应用建立了统一平台。 展开更多

关键词 TURBO码 编译码器 交织器 帧长可配置 模块化设计

在线阅读 下载PDF 职称材料

一种新的信源信道联合迭代解码 被引量：1

7

作者 王粤 余松煜 +1 位作者 张彦昕 王嘉 《上海交通大学学报》 EI CAS CSCD 北大核心 2006年第9期1487-1491,共5页

提出了一种新的联合迭代解变长码(VLC)和低密度校验码(LDPC)的解码器.该系统主要由两个软输入和软输出(SISO)的模块组成,能利用VLC码字结构和马尔可夫信源之间的相关性来纠正误码.由于联合解码算法降低了误码率,使得LDPC的迭代次数大大... 提出了一种新的联合迭代解变长码(VLC)和低密度校验码(LDPC)的解码器.该系统主要由两个软输入和软输出(SISO)的模块组成,能利用VLC码字结构和马尔可夫信源之间的相关性来纠正误码.由于联合解码算法降低了误码率,使得LDPC的迭代次数大大减少,补偿了联合解码过程中所需要的联合信源信道变长码解码器(JVLD)的计算时间.仿真结果表明,联合迭代解码算法明显优于传统的分离解码器. 展开更多

关键词 联合信源信道解码 一阶马尔可夫 变长码 低密度校验码 迭代解码 白高斯噪声信道

在线阅读 下载PDF 职称材料

在 TMS320C80 上实现的一种可变长解码算法

8

作者 谭径微 周璇 +1 位作者 方勤 余松煜 《上海交通大学学报》 EI CAS CSCD 北大核心 1998年第9期1-5,共5页

为提高在ＴＭＳ３２０Ｃ８０上开发Ｈ．２６３全软件解码系统的解码速度，减少片内ＲＡＭ与片外数据交换，提出了一种可变长解码（ＶＬＤ）算法．该算法根据Ｃ８０的高速并行处理能力和只有很小片内存储空间等特点，对ＶＬＤ码表进行设... 为提高在ＴＭＳ３２０Ｃ８０上开发Ｈ．２６３全软件解码系统的解码速度，减少片内ＲＡＭ与片外数据交换，提出了一种可变长解码（ＶＬＤ）算法．该算法根据Ｃ８０的高速并行处理能力和只有很小片内存储空间等特点，对ＶＬＤ码表进行设计．使用该算法，在Ｃ８０的一个片内ＲＡＭ中就能存放Ｈ．２６３的所有ＶＬＤ码表．为与目前较常用的逐位查找解码树方法和ＲｅｚａＨ方法比较，对ＭｉｓＡｍｅｒｉｃａｎ图象序列的７０帧图象进行实验，其解码速度是逐位查找解码树方法的２倍，比ＲｅｚａＨ方法快９．４％，最终可实现ＣＩＦ格式的１２．５帧／ｓ的解码速率．该方法同样适用于分析中需考虑内存及解码速度的其他系统中． 展开更多

关键词 图象处理 可变长解码 视频解码 TMS320C80

在线阅读 下载PDF 职称材料

AVS和MPEG-2熵解码结构与电路实现

9

作者 黄玄 陈杰 +1 位作者 周莉 刘振宇 《计算机工程与应用》 CSCD 北大核心 2010年第15期69-71,共3页

针对高清视频AVS和MPEG2解码系统,提出一种新的可复用的熵解码电路。该电路采用复用的结构,每个周期内完成一个AVS/MPEG2码字的解码;采用组合逻辑映射查表技术,不需要存储AVS码表;通过复用解码控制电路,减小了面积。对该模块进行了仿真... 针对高清视频AVS和MPEG2解码系统,提出一种新的可复用的熵解码电路。该电路采用复用的结构,每个周期内完成一个AVS/MPEG2码字的解码;采用组合逻辑映射查表技术,不需要存储AVS码表;通过复用解码控制电路,减小了面积。对该模块进行了仿真和综合,在0.18微米工艺下,频率为166MHz,面积为9k等效逻辑门,存储器使用量为3kbitROM。 展开更多

关键词 音视频编码标准(AVS) MPEG-2 指数哥伦布码 可复用的熵解码电路(vld) 高清晰度电视(HDTV)

在线阅读 下载PDF 职称材料

高吞吐率可变长码解码器的设计与实现

10

作者 司马苗 周源华 杜伟娜 《上海交通大学学报》 EI CAS CSCD 北大核心 2006年第1期20-23,27,共5页

可变长码是视频压缩中常用的熵编码方式,因为码字的长度不固定,可变长码的解码器设计往往是整个视频解码器的难点之一.针对视频解码对可变长码解码器解码速率的要求,提出了多路并行解码的方案,排除了长度信息的反馈迟延对解码速率的制约... 可变长码是视频压缩中常用的熵编码方式,因为码字的长度不固定,可变长码的解码器设计往往是整个视频解码器的难点之一.针对视频解码对可变长码解码器解码速率的要求,提出了多路并行解码的方案,排除了长度信息的反馈迟延对解码速率的制约.对解码过程中使用的分组信息表和解码符号表进行了改进,提出伪基础地址查表的方法,使分组信息表相对于同类解码器占用存储资源减小1/3,运算也相应简化.本方案可以在时钟频率为74.25 MHz的FPGA平台工作,可成为高清晰度数字电视解码器的组成部分. 展开更多

关键词 可变长编码 可变长码解码器 流水线 现场可编程阵列

在线阅读 下载PDF 职称材料

低密度奇偶校验码的联合信源信道译码

11

作者 翟助群 赵旦峰 李超 《兵工学报》 EI CAS CSCD 北大核心 2015年第S2期262-267,共6页

为了进一步提高通信系统的可靠性,提出一种联合信源信道译码(JSCD)方案。该方案利用一个软输入软输出(SISO)译码器对可变长码(VLC)实施软译码。SISO-VLC译码器利用信源符号的先验信息,采用BCJR算法,得到压缩比特的后验概率。该方案将VL... 为了进一步提高通信系统的可靠性,提出一种联合信源信道译码(JSCD)方案。该方案利用一个软输入软输出(SISO)译码器对可变长码(VLC)实施软译码。SISO-VLC译码器利用信源符号的先验信息,采用BCJR算法,得到压缩比特的后验概率。该方案将VLC与低密度奇偶校验(LDPC)码串行级联,在译码端SISO-VLC译码器将外信息传递给LDPC译码器,实现信源信道联合译码。在加性高斯白噪声环境下,对该方案的误码率和误符号率进行评估,并与分离信源信道译码(SSCD)比较。仿真结果表明,在一定复杂度的情况下,该方案在低信噪比下具有很高的可靠性;与SSCD相比,能获得0.2 d B的编码增益。 展开更多

关键词 通信技术 联合译码 后验概率 可变长码 低密度奇偶校验码

在线阅读 下载PDF 职称材料

H.264熵解码器的研究与实现

12

作者 付永庆 姜灵灵 刘迪铭 《计算机工程》 CAS CSCD 2012年第6期224-226,共3页

在H.264/AVC标准中,基于上下文的自适应可变长编码(CAVLC)解码算法的复杂度较高。为此,提出一种基于熵解码算法的新型熵解码器,在对视频压缩码流实现熵解码的过程中,引入并行处理方式,并改进二叉树法。通过采用QuartusⅡ7.2版环境波形... 在H.264/AVC标准中,基于上下文的自适应可变长编码(CAVLC)解码算法的复杂度较高。为此,提出一种基于熵解码算法的新型熵解码器,在对视频压缩码流实现熵解码的过程中,引入并行处理方式,并改进二叉树法。通过采用QuartusⅡ7.2版环境波形仿真和FPGA硬件实现方法进行实验,结果表明该熵解码器在硬件资源节省和解码速度方面具有较好的性能。 展开更多

关键词 H.264/AVC标准 可变长编码 熵解码器 自适应模型 句法元素 二叉树

在线阅读 下载PDF 职称材料

无线传感器网络中不定帧长LT码系统研究

13

作者 赵旦峰 钱晋希 李炜 《计算机工程》 CAS CSCD 北大核心 2011年第10期73-75,78,共4页

针对传统LT码编码效率不高、时延长且译码率低等问题,设计一种应用于无线传感器网络(WSN)的不定帧长LT码系统,对原始数据进行拆分编译码,从而满足WSN节点跟踪与数据传输要求的准确性、高效性以及不等差错保护。实验结果证明,该系统能提... 针对传统LT码编码效率不高、时延长且译码率低等问题,设计一种应用于无线传感器网络(WSN)的不定帧长LT码系统,对原始数据进行拆分编译码,从而满足WSN节点跟踪与数据传输要求的准确性、高效性以及不等差错保护。实验结果证明,该系统能提升WSN的编码率和译码率,提高数据中心的数据恢复率,增强LT码在实际系统应用中的可行性。 展开更多

关键词 无线传感器网络 不定帧长LT码 编码率 译码率 极限理论

在线阅读 下载PDF 职称材料

基于熵编码CABAC的信源信道联合解码器

14

作者 王粤 解蓉 《上海交通大学学报》 EI CAS CSCD 北大核心 2013年第7期1143-1148,共6页

H.264的熵编码都采用基于上下文自适应二进制算术编码(CABAC),能达到较高的压缩性能,但对信道误码非常敏感.文中提出了一种基于CABAC的算数码变长码联合解码算法,联合信源信道算数码解码之后的信息作为变长码的输入信息,再通过变长码格... H.264的熵编码都采用基于上下文自适应二进制算术编码(CABAC),能达到较高的压缩性能,但对信道误码非常敏感.文中提出了一种基于CABAC的算数码变长码联合解码算法,联合信源信道算数码解码之后的信息作为变长码的输入信息,再通过变长码格状图搜索获得最佳的符号序列.同时,在算数码解码部分可以利用变长码的码字结构信息来删除无效搜索路径,提高解码性能.仿真实验表明,该联合迭代解码算法明显优于传统的分离解码器. 展开更多

关键词 联合信源信道解码 上下文自适应二进制算术编码 变长码 高斯白噪声信道

在线阅读 下载PDF 职称材料

基于PowerPC的嵌入式MPEG4视频解码器的设计与实现 被引量：5

15

作者 刘振彪 肖国强 武兵 《计算机工程与设计》 CSCD 北大核心 2008年第6期1384-1386,1390,共4页

阐述了XILINX公司Virtex II Pro系列FPGA的硬件结构,介绍了MPEG4SP及其解码过程。以ML310开发板为平台,利用Virtex II Pro系列的XC2VP30芯片实现了基于PowerPC405的嵌入式MPEG4 SP视频解码器。通过对硬件的配置和软件的优化,使系统能够... 阐述了XILINX公司Virtex II Pro系列FPGA的硬件结构,介绍了MPEG4SP及其解码过程。以ML310开发板为平台,利用Virtex II Pro系列的XC2VP30芯片实现了基于PowerPC405的嵌入式MPEG4 SP视频解码器。通过对硬件的配置和软件的优化,使系统能够完成QCIF格式的视频序列实时解码。 展开更多

关键词 嵌入式系统 视频解码器 纹理解码 可变长解码 运动补偿

在线阅读 下载PDF 职称材料

Huffman并行解码结构及硬件实现 被引量：2

16

作者 方婵婵 叶兵 吴彪 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第7期854-858,共5页

介绍了一种应用在JPEG解码器下采用并行方式实现的Huffman解码方式,这种结构的解码器把Huffman的头码流分析和解码分开工作,可以在同一时间进行解码;这种方式通过增加流水线和结构的复杂性对硬件资源的占用,来获得对码流解码的高吞吐量... 介绍了一种应用在JPEG解码器下采用并行方式实现的Huffman解码方式,这种结构的解码器把Huffman的头码流分析和解码分开工作,可以在同一时间进行解码;这种方式通过增加流水线和结构的复杂性对硬件资源的占用,来获得对码流解码的高吞吐量;它不同于传统的串行结构,将码流逐位地输入解码器中,然后解码器又通过逐位地匹配实现码流的解码。 展开更多

关键词 可变长码 头码流分析 并行解码器

在线阅读 下载PDF 职称材料

AVS及H.264双模可变长解码器设计 被引量：1

17

作者 周小龙 王祖强 魏先政 《计算机工程》 CAS CSCD 2012年第12期222-224,共3页

为使视频解码芯片能同时兼容AVS及H.264这2种视频编码标准,设计一种双模可变长解码器。该设计复用码流缓冲移位和指数哥伦布解码模块,采用组合逻辑电路查找码表,对AVS和H.264码表进行优化与重组。在ModelSim环境下完成仿真测试,并通过F... 为使视频解码芯片能同时兼容AVS及H.264这2种视频编码标准,设计一种双模可变长解码器。该设计复用码流缓冲移位和指数哥伦布解码模块,采用组合逻辑电路查找码表,对AVS和H.264码表进行优化与重组。在ModelSim环境下完成仿真测试,并通过FPGA芯片进行综合验证。结果表明,该设计能有效支持AVS和H.264 2种标准,减小电路资源消耗和面积,并提高查找表的查找效率。 展开更多

关键词 AVS标准 H.264标准 可变长解码 现场可编程门阵列芯片 指数哥伦布码 VERILOG硬件描述语言

在线阅读 下载PDF 职称材料

不等长信源的符号约束MAP联合译码算法

18

作者 周丹丹 邹艳 陆佩忠 《计算机工程与应用》 CSCD 北大核心 2008年第6期39-41,61,共4页

由于不等长编码信源(VLCs)所固有的易于误码扩散的弱点,传统的纠错编码并不能高效地解决其差错控制问题。提出了一种新的针对不等长编码信源的符号约束MAP联合译码算法,利用VLCs双树信源的构造方法,有效地抑制了VLCs的错误扩散;同时,通... 由于不等长编码信源(VLCs)所固有的易于误码扩散的弱点,传统的纠错编码并不能高效地解决其差错控制问题。提出了一种新的针对不等长编码信源的符号约束MAP联合译码算法,利用VLCs双树信源的构造方法,有效地抑制了VLCs的错误扩散;同时,通过将"符号约束"的思想应用于最大后验概率(MAP)译码算法,不仅充分利用了信源先验信息,而且极大地降低了误符号率。实验结果表明,在误符号率为1%时,对于在高斯加性白噪声(AWGN)信道传输情况下的JPEG信源,提出的算法比传统的"比特约束"MAP译码算法有将近0.8dB的性能增益。 展开更多

关键词 联合译码 不等长编码 符号约束 MAP译码

在线阅读 下载PDF 职称材料

适用于WMSN的联合信源信道迭代译码

19

作者 杨扬 陈永锐 +1 位作者 赵俊淋 易卫东 《通信学报》 EI CSCD 北大核心 2008年第11期152-157,共6页

提出了一种适用于WMSN的联合信源信道迭代译码(ISCD)方案,基于一种软输入软输出(SISO)后验概率的变长译码算法,不仅可以得到最大似然(ML)变长序列估计,而且可以计算ISCD所必需的比特级的置信信息。此外,把缩放外信息技术引入到ISCD领域... 提出了一种适用于WMSN的联合信源信道迭代译码(ISCD)方案,基于一种软输入软输出(SISO)后验概率的变长译码算法,不仅可以得到最大似然(ML)变长序列估计,而且可以计算ISCD所必需的比特级的置信信息。此外,把缩放外信息技术引入到ISCD领域,提出了利用外信息交换特性来获得最优常数缩放因子的方法,这可以在几乎不增加运算复杂度的前提下提高ISCD的性能。这种方案的显著特点是运算复杂度低,所需存储空间小,可以被应用于WMSN节点上。仿真结果表明,提出的ISCD方案显著地提高了变长度编码数据在WMSN中传输的抗差错能力。 展开更多

关键词 无线通信 联合信源信道迭代译码 软输入软输出译码 多媒体无线传感器网络 变长码

在线阅读 下载PDF 职称材料

AVS变长解码的DSP优化

20

作者 于新涛 张宏波 马磊 《计算机工程与应用》 CSCD 北大核心 2008年第20期93-95,共3页

在DM642上对AVS变长解码部分进行了优化。针对指数哥伦布码的特性调整了存储器访问的方式,并通过对循环结构的调整及寄存器资源的合理分配使编译器能够进行高效的软件流水编排。经过优化后代码执行时间降低了70%以上,达到了标清尺寸实... 在DM642上对AVS变长解码部分进行了优化。针对指数哥伦布码的特性调整了存储器访问的方式,并通过对循环结构的调整及寄存器资源的合理分配使编译器能够进行高效的软件流水编排。经过优化后代码执行时间降低了70%以上,达到了标清尺寸实时解码要求。 展开更多

关键词 AVS 变长解码 指数哥伦布码 软件流水

在线阅读 下载PDF 职称材料