期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一种缓解多线程访存干扰的VRB内存机制
1
作者 高珂 范东睿 刘志勇 《计算机研究与发展》 EI CSCD 北大核心 2015年第11期2577-2588,共12页
目前处理器通过持续增加核数和同时执行的线程数来提高系统性能.但是,增加共享内存的处理器核数和线程数会使得存储器中的行缓存(row-buffer,RB)命中率下降,造成存储器访问功耗增加和访存延迟增加.设计并开发了一种细粒度的victim row-b... 目前处理器通过持续增加核数和同时执行的线程数来提高系统性能.但是,增加共享内存的处理器核数和线程数会使得存储器中的行缓存(row-buffer,RB)命中率下降,造成存储器访问功耗增加和访存延迟增加.设计并开发了一种细粒度的victim row-buffer(VRB)内存机制系统来解决此问题.VRB机制提供附加的行缓存(VRB),暂时缓存由于行缓存(RB)冲突而从行缓存(RB)逐出的数据,以备后续可能的访问.这种机制缓解了多线程冲突,增加了DRAM中行缓存数据的重用率,避免了不必要的内存数据阵列的访问、行激活和预充电、数据传输等电路动作,可以通过少量的硬件代价提高内存系统的性能,并节约系统的功耗消耗.通过时序精确的全系统模拟器实验,对比8核的Intel Xeon处理器,所提出的VRB机制可以达到最高17.6%(平均8.7%)的系统级吞吐率改善、最高142.9%(平均51.4%)的行缓存命中率改善以及最高17.6%(平均9.2%)的系统功耗改善. 展开更多
关键词 DRAM结构设计 行缓存 功耗消耗 多线程 Vrb机制
在线阅读 下载PDF
存储器行缓冲区命中预测研究 被引量:1
2
作者 王得利 高德远 +1 位作者 王党辉 孙华锦 《计算机科学》 CSCD 北大核心 2010年第6期297-302,共6页
存储系统已经成为提高计算机系统性能的一个瓶颈。现利用DRAM存储器的访问特性来减少存储器访问操作的平均延迟。首先对存储器行缓冲区的控制策略进行研究,提出了读写分离式页模式预测器,并提出了双饱和计数器预测器和2级预测器等两种... 存储系统已经成为提高计算机系统性能的一个瓶颈。现利用DRAM存储器的访问特性来减少存储器访问操作的平均延迟。首先对存储器行缓冲区的控制策略进行研究,提出了读写分离式页模式预测器,并提出了双饱和计数器预测器和2级预测器等两种预测器方案;然后以SimpleScalar搭建的仿真平台对提出的预测方案进行了性能评估。结果显示,与缓冲区"关"策略相比,平均访问延迟减少了26%,IPC平均提高了4.3%;与缓冲区"开"策略相比,平均访问延迟减少了19.6%,IPC平均提高了2.5%。 展开更多
关键词 存储系统 行缓冲区 页模式预测 读写分离
在线阅读 下载PDF
基于逆阻IGCT的可控关断电流源型高压直流换流器电气应力和损耗特性分析 被引量:9
3
作者 陈龙龙 魏晓光 +4 位作者 张闻闻 崔翔 高冲 贺之渊 汤广福 《中国电机工程学报》 EI CSCD 北大核心 2023年第4期1537-1546,共10页
逆阻型集成门极换流晶闸管(reverse blocking integrated gate-commutated thyristor,RB-IGCT)的出现,为可控关断的电流源型换流器(current source converter,CSC)的研究奠定了基础。为了推动器件在高压直流输电领域的应用,文中首先介... 逆阻型集成门极换流晶闸管(reverse blocking integrated gate-commutated thyristor,RB-IGCT)的出现,为可控关断的电流源型换流器(current source converter,CSC)的研究奠定了基础。为了推动器件在高压直流输电领域的应用,文中首先介绍最新研制的4500V/3000A逆阻IGCT的技术参数;其次,介绍CSC拓扑方案,提出子模块缓冲电路,能够实现器件的动态均压和IGCT取能的要求;接着,以换流阀电压和电阻损耗最低为约束条件,给出子模块串联数、缓冲电路参数设计和损耗分析等综合优化方法;然后,搭建250kV/750MW的LCC-CSC混合输电系统模型,给出缓冲电路和主要杂散参数的范围;最后,基于研制的4500V/3000A的逆阻IGCT子模块,验证所提缓冲电路的有效性,并对比分析在该参数下CSC、传统直流和柔性直流的损耗情况。结果表明,由逆阻IGCT串联构成的CSC,相对于传统直流换流阀具有可控关断的技术优势,相对于柔直换流阀,具有器件少、损耗低等优势。 展开更多
关键词 逆阻型集成门极换流晶闸管 电流源换流器 缓冲电路 测试模块 结温计算
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部