期刊文献+
共找到24篇文章
< 1 2 >
每页显示 20 50 100
基于RHBD技术的深亚微米抗辐射SRAM电路的研究 被引量:7
1
作者 王一奇 赵发展 +3 位作者 刘梦新 吕荫学 赵博华 韩郑生 《半导体技术》 CAS CSCD 北大核心 2012年第1期18-23,共6页
研究了目前业内基于抗辐射加固设计(RHBD)技术的静态随机存储器(SRAM)抗辐射加固设计技术,着重探讨了电路级和系统级两种抗辐射加固方式。电路级抗辐射加固方式主要有在存储节点加电容电阻、引入耦合电容、多管存储单元三种抗辐射加固技... 研究了目前业内基于抗辐射加固设计(RHBD)技术的静态随机存储器(SRAM)抗辐射加固设计技术,着重探讨了电路级和系统级两种抗辐射加固方式。电路级抗辐射加固方式主要有在存储节点加电容电阻、引入耦合电容、多管存储单元三种抗辐射加固技术;系统级抗辐射加固方式分别是三态冗余(TMR)、一位纠错二位检错(SEC-DED)和二位纠错(DEC)三种纠错方式,并针对各自的优缺点进行分析。通过对相关产品参数的比较,得到采用这些抗辐射加固设计可以使静态随机存储器的软错误率达到1×10-12翻转数/位.天以上,且采用纠检错(EDAC)技术相比其他技术能更有效提高静态随机存储器的抗单粒子辐照性能。 展开更多
关键词 静态随机存储器 单粒子 抗辐射加固设计 抗辐射加固 纠检错
在线阅读 下载PDF
新型RHBD抗多节点翻转锁存器设计 被引量:3
2
作者 郭靖 李强 +1 位作者 宿晓慧 孙宇 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2021年第6期963-973,共11页
在纳米数字锁存器中,多节点翻转(multiple-node upset,MNU)正持续增加.虽然现有基于互连单元的抗辐射加固设计(radiation hardening by design,RHBD)的锁存器可以恢复所有MNU,但是需要更多的敏感节点和晶体管.为了在获得高可靠性的同时... 在纳米数字锁存器中,多节点翻转(multiple-node upset,MNU)正持续增加.虽然现有基于互连单元的抗辐射加固设计(radiation hardening by design,RHBD)的锁存器可以恢复所有MNU,但是需要更多的敏感节点和晶体管.为了在获得高可靠性的同时降低硬件开销,提出利用辐射翻转机制进行加固的方法.首先,通过使用屏蔽晶体管减少敏感节点,进而降低使用的晶体管数;然后,将2个单元内的上拉晶体管进行交叉互连,从而构造出一个可抗MNU翻转的RHBD锁存器.在65 nm工艺下,与现有基于互连技术的RHBD锁存器相比,提出的RHBD锁存器可平均减少12.82%的面积,319.22%的延迟和10.66%的功耗. 展开更多
关键词 纳米集成电路 抗辐射加固设计 锁存器 多节点翻转
在线阅读 下载PDF
Design of Novel and Low Cost Triple-node Upset Self-recoverable Latch
3
作者 BAI Na MING Tianbo +3 位作者 XU Yaohua WANG Yi LI Yunfei LI Li 《原子能科学技术》 EI CAS CSCD 北大核心 2023年第12期2326-2336,共11页
With the development of semiconductor technology,the size of transistors continues to shrink.In complex radiation environments in aerospace and other fields,small-sized circuits are more prone to soft error(SE).Curren... With the development of semiconductor technology,the size of transistors continues to shrink.In complex radiation environments in aerospace and other fields,small-sized circuits are more prone to soft error(SE).Currently,single-node upset(SNU),double-node upset(DNU)and triple-node upset(TNU)caused by SE are relatively common.TNU’s solution is not yet fully mature.A novel and low-cost TNU self-recoverable latch(named NLCTNURL)was designed which is resistant to harsh radiation effects.When analyzing circuit resiliency,a double-exponential current source is used to simulate the flipping behavior of a node’s stored value when an error occurs.Simulation results show that the latch has full TNU self-recovery.A comparative analysis was conducted on seven latches related to TNU.Besides,a comprehensive index combining delay,power,area and self-recovery—DPAN index was proposed,and all eight types of latches from the perspectives of delay,power,area,and DPAN index were analyzed and compared.The simulation results show that compared with the latches LCTNURL and TNURL which can also achieve TNU self-recoverable,NLCTNURL is reduced by 68.23%and 57.46%respectively from the perspective of delay.From the perspective of power,NLCTNURL is reduced by 72.84%and 74.19%,respectively.From the area perspective,NLCTNURL is reduced by about 28.57%and 53.13%,respectively.From the DPAN index perspective,NLCTNURL is reduced by about 93.12%and 97.31%.The simulation results show that the delay and power stability of the circuit are very high no matter in different temperatures or operating voltages. 展开更多
关键词 circuit reliability latch design self-recoverability soft error radiation hardening triple-node upset
在线阅读 下载PDF
一款抗单粒子瞬态加固的偏置电路 被引量:4
4
作者 韩本光 曹琛 +1 位作者 吴龙胜 刘佑宝 《北京理工大学学报》 EI CAS CSCD 北大核心 2013年第2期190-194,共5页
通过增加一个NMOP、PMOS和一个电阻组成的单粒子瞬态抑制电路,设计了一种新的抗单粒子瞬态加固的偏置电路,该偏置电路具有较高抗单粒子瞬态能力.为了证实其抗单粒子能力,基于SIMC 130nm CMOS工艺设计了传统的及提出的抗单粒子瞬态两种... 通过增加一个NMOP、PMOS和一个电阻组成的单粒子瞬态抑制电路,设计了一种新的抗单粒子瞬态加固的偏置电路,该偏置电路具有较高抗单粒子瞬态能力.为了证实其抗单粒子能力,基于SIMC 130nm CMOS工艺设计了传统的及提出的抗单粒子瞬态两种结构的偏置电路.仿真结果表明,对于提出的加固偏置电路,由单粒子引起的瞬态电压和电流的变化幅值分别减小了约80.6%和81.2%;同时增加的单粒子瞬态抑制电路在正常工作状态下不消耗额外功耗,且所占用的芯片面积小,也没有引入额外的单粒子敏感结点. 展开更多
关键词 抗辐射设计加固 单粒子瞬态 辐射效应 偏置电路 线性能量传输(LET)
在线阅读 下载PDF
一款0.18μm CMOS辐射加固差分压控振荡器 被引量:3
5
作者 赵振宇 郭斌 +1 位作者 张民选 刘衡竹 《国防科技大学学报》 EI CAS CSCD 北大核心 2009年第6期12-17,共6页
基于对称负载压控振荡器(VCO)的单粒子瞬变(SET)失效机理,应用设计加固(RHBD)技术分别改进了偏置电路和环形振荡器,设计和实现了一款0.18μm CMOS辐射加固差分VCO。模拟结果表明:加固VCO的SET敏感性大幅降低,同时还降低了抖动对于电源... 基于对称负载压控振荡器(VCO)的单粒子瞬变(SET)失效机理,应用设计加固(RHBD)技术分别改进了偏置电路和环形振荡器,设计和实现了一款0.18μm CMOS辐射加固差分VCO。模拟结果表明:加固VCO的SET敏感性大幅降低,同时还降低了抖动对于电源噪声的敏感性。虽然电路结构变化会导致频率下降,但可以通过调整电路尺寸而解决。此外,加固VCO面积开销有所降低,优于其他加固方法。 展开更多
关键词 单粒子效应 单粒子瞬变 压控振荡器 rhbd
在线阅读 下载PDF
一种低开销的三点翻转自恢复锁存器设计 被引量:3
6
作者 黄正峰 李先东 +5 位作者 陈鹏 徐奇 宋钛 戚昊琛 欧阳一鸣 倪天明 《电子与信息学报》 EI CSCD 北大核心 2021年第9期2508-2517,共10页
随着集成电路特征尺寸的不断缩减,在恶劣辐射环境下,纳米级CMOS集成电路中单粒子三点翻转的几率日益增高,严重影响可靠性。为了实现单粒子三点翻转自恢复,该文提出一种低开销的三点翻转自恢复锁存器(LC-TNURL)。该锁存器由7个C单元和7... 随着集成电路特征尺寸的不断缩减,在恶劣辐射环境下,纳米级CMOS集成电路中单粒子三点翻转的几率日益增高,严重影响可靠性。为了实现单粒子三点翻转自恢复,该文提出一种低开销的三点翻转自恢复锁存器(LC-TNURL)。该锁存器由7个C单元和7个钟控C单元组成,具有对称的环状交叉互锁结构。利用C单元的阻塞特性和交叉互锁连接方式,任意3个内部节点发生翻转后,瞬态脉冲在锁存器内部传播,经过C单元多级阻塞后会逐级消失,确保LC-TNURL锁存器能够自行恢复到正确逻辑状态。详细的HSPICE仿真表明,与其他三点翻转加固锁存器(TNU-Latch, LCTNUT, TNUTL, TNURL)相比,LC-TNURL锁存器的功耗平均降低了31.9%,延迟平均降低了87.8%,功耗延迟积平均降低了92.3%,面积开销平均增加了15.4%。相对于参考文献中提出的锁存器,LC-TNURL锁存器的PVT波动敏感性最低,具有较高的可靠性。 展开更多
关键词 锁存器 抗辐射加固设计 C单元 自恢复 三点翻转
在线阅读 下载PDF
65 nm CMOS工艺的低功耗加固12T存储单元设计 被引量:2
7
作者 黄正峰 李雪健 +5 位作者 鲁迎春 欧阳一鸣 方祥圣 易茂祥 梁华国 倪天明 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2019年第3期504-512,共9页
随着CMOS工艺尺寸的不断缩减,存储单元对高能辐射粒子变得更加敏感,由此产生的软错误和因电荷共享导致的双节点翻转急剧增多.为了提高存储单元的可靠性,提出一种由4个PMOS晶体管和8个NMOS晶体管组成的抗辐射加固12T存储单元,并由NMOS晶... 随着CMOS工艺尺寸的不断缩减,存储单元对高能辐射粒子变得更加敏感,由此产生的软错误和因电荷共享导致的双节点翻转急剧增多.为了提高存储单元的可靠性,提出一种由4个PMOS晶体管和8个NMOS晶体管组成的抗辐射加固12T存储单元,并由NMOS晶体管中的N_1和N_2以及N_3和N_4构成了堆叠结构来降低存储单元的功耗;其基于物理翻转机制避免了存储节点产生负向的瞬态脉冲,在存储节点之间引入的负反馈机制,有效地阻碍了存储单元的翻转.大量的HSPICE仿真结果表明,所提出的存储单元不仅能够完全容忍敏感节点的翻转,还能够部分容忍电荷共享引起的敏感节点对翻转;与已有的存储单元相比,所提出的存储单元的功耗、面积开销、读/写时间平均减小了18.28%, 13.18%, 5.76%和22.68%,并且噪声容限的值较大;结果表明该存储单元在面积开销、存取时间、功耗和稳定性方面取得了很好的折中. 展开更多
关键词 抗辐射加固设计 软错误 单粒子翻转 存取可靠性 存储单元
在线阅读 下载PDF
抗辐射加固的皮卫星用实时操作系统设计 被引量:4
8
作者 杨牧 王昊 +3 位作者 张钰 郑伟 郑阳明 金仲和 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2011年第6期1021-1026,共6页
针对皮卫星及其星载计算机不同于大型航天器的需求与软、硬件体系结构,提出一种具有抗辐射加固功能的实时操作系统(RTOS)设计.该操作系统的内核、文件系统、协议栈及相应应用编程接口的设计采用了精简的结构与功能,以及有针对性的可靠... 针对皮卫星及其星载计算机不同于大型航天器的需求与软、硬件体系结构,提出一种具有抗辐射加固功能的实时操作系统(RTOS)设计.该操作系统的内核、文件系统、协议栈及相应应用编程接口的设计采用了精简的结构与功能,以及有针对性的可靠性技术;同时,面向操作系统自身、处理器与外设寄存器,以及存储器,设计了基于存储器加固、操作系统自检与硬件监测的抗辐射加固与故障检测、隔离、恢复机制.提高了星载计算机和皮卫星的可靠性.测试与试验验证表明,该操作系统功能正确,性能满足需求,抗辐射特性有效,资源消耗符合I级降额要求.目前,该操作系统已被应用于某皮卫星型号. 展开更多
关键词 皮卫星 星载计算机 实时操作系统 单粒子事件 抗辐射加固 可靠性设计 可靠性增长 故障处理
在线阅读 下载PDF
32 nm CMOS工艺的单粒子多点翻转加固锁存器设计 被引量:1
9
作者 黄正峰 曹迪 +6 位作者 崔建国 鲁迎春 欧阳一鸣 戚昊琛 徐奇 梁华国 倪天明 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2021年第3期346-355,共10页
随着集成电路工艺不断改进,电荷共享效应诱发的单粒子多点翻转已经成为影响芯片可靠性的重要因素.为此提出一种有效容忍单粒子多点翻转的加固锁存器:低功耗多点翻转加固锁存器(low power multiple node upset hardened latch,LPMNUHL).... 随着集成电路工艺不断改进,电荷共享效应诱发的单粒子多点翻转已经成为影响芯片可靠性的重要因素.为此提出一种有效容忍单粒子多点翻转的加固锁存器:低功耗多点翻转加固锁存器(low power multiple node upset hardened latch,LPMNUHL).该锁存器基于单点翻转自恢复的双联互锁存储单元(dual interlocked storage cell,DICE),构建三模冗余容错机制,输出端级联“三中取二”表决器,可以有效地容忍单粒子多点翻转,表决输出正确逻辑值,不会出现高阻态,可以有效地屏蔽电路内部节点的软错误.该锁存器能够100%容忍三点翻转,四点翻转的容忍率高达90.30%.通过运用高速传输路径、时钟选通技术和钟控表决器,该锁存器有效地降低了功耗.32 nm工艺下SPICE仿真表明,与加固性能最好的三点翻转加固锁存器综合比较,LPMNUHL的延迟平均降低了40.16%,功耗平均降低了44.96%,功耗延迟积平均降低了65.40%,面积平均降低了34.60%,并且对电压/温度波动不敏感. 展开更多
关键词 抗辐射加固设计 单粒子三点翻转 单粒子四点翻转 软错误
在线阅读 下载PDF
32 nm CMOS工艺单粒子三点翻转自恢复锁存器设计 被引量:1
10
作者 黄正峰 郭阳 +6 位作者 潘尚杰 鲁迎春 梁华国 戚昊琛 欧阳一鸣 倪天明 徐奇 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2020年第12期2013-2020,共8页
纳米尺度CMOS工艺的电荷共享效应日益显著,粒子入射导致电路内部多个节点同时翻转的概率急剧升高.为了提高时序单元的可靠性,提出了一种三点翻转(triple node upsets,TNUs)自恢复的加固锁存器结构,利用双输入反相器的阻塞能力,将24个双... 纳米尺度CMOS工艺的电荷共享效应日益显著,粒子入射导致电路内部多个节点同时翻转的概率急剧升高.为了提高时序单元的可靠性,提出了一种三点翻转(triple node upsets,TNUs)自恢复的加固锁存器结构,利用双输入反相器的阻塞能力,将24个双输入反相器级联成6级,经反馈将发生翻转的节点恢复正确;内部采用不对称的连线方式,有效地消除了共模故障,优化了双输入反相器内部NMOS/PMOS的驱动能力,消除了节点逻辑值翻转造成的亚稳态.采用Hspice进行实验表明,相比已有容忍TNUs的4种加固锁存器,仅有所提结构和TNURL可以从TNUs中自行恢复,其他3种加固锁存器均无法从TNUs中自行恢复,而且会在输出端产生高阻态;和TNURL结构相比,所提结构的功耗减小了35.3%,延迟减小了48.3%,功耗延迟积(power delay product,PDP)减少了67.6%. 展开更多
关键词 单粒子翻转 抗辐射加固设计 双输入反相器 翻转自恢复
在线阅读 下载PDF
单粒子四点翻转自恢复加固锁存器设计 被引量:2
11
作者 黄正峰 郭阳 +5 位作者 李雪筠 徐奇 宋钛 戚昊琛 欧阳一鸣 倪天明 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2021年第4期632-639,共8页
为了容忍日益严重的单粒子多点翻转,提出了一种能够容忍单粒子四点翻转的加固锁存器——QNURL(quadruple node upset recovery latch).该锁存器包含40个同构的双输入反相器,形成5×8的阵列结构,构建了多级过滤的容错机制.通过有效... 为了容忍日益严重的单粒子多点翻转,提出了一种能够容忍单粒子四点翻转的加固锁存器——QNURL(quadruple node upset recovery latch).该锁存器包含40个同构的双输入反相器,形成5×8的阵列结构,构建了多级过滤的容错机制.通过有效地利用双输入反相器的单粒子过滤特性,当任意4个内部状态节点同时发生翻转时,都可以被多级过滤机制消除,自动恢复到正确值. PTM 32 nm工艺下的仿真结果表明,与现有的4种单粒子多点翻转加固锁存器综合比较,该锁存器的单粒子四点翻转自恢复比率高达100%,延迟平均降低了86.02%,功耗延迟积(powerdelayproduct,PDP)平均降低了78.94%,功耗平均增加了59.09%,面积平均增加了4.63%.文章最后对结构进行了衍生,提出了容忍N点翻转的(N (10)1)'2N结构框架. 展开更多
关键词 单粒子翻转 抗辐射加固设计 四点翻转 双输入反相器 软错误自恢复
在线阅读 下载PDF
一种新型SEU/SET加固鉴频鉴相器设计
12
作者 陈吉华 秦军瑞 +1 位作者 赵振宇 刘衡竹 《国防科技大学学报》 EI CAS CSCD 北大核心 2009年第6期1-5,11,共6页
分析验证了传统D触发器型PFD结构的SEE敏感性,提出了一种新型的SEU/SET加固鉴频鉴相器,SPICE模拟结果表明该结构功能正确,对于1GHz的时钟信号,鉴频鉴相的精度可达0.8rad。锁相环的整体模拟结果表明,抗辐照的PFD与传统的PFD相比,锁相环... 分析验证了传统D触发器型PFD结构的SEE敏感性,提出了一种新型的SEU/SET加固鉴频鉴相器,SPICE模拟结果表明该结构功能正确,对于1GHz的时钟信号,鉴频鉴相的精度可达0.8rad。锁相环的整体模拟结果表明,抗辐照的PFD与传统的PFD相比,锁相环的电学性能没有改变,锁定时间保持一致。对传统D触发器型PFD和设计加固的PFD进行了遍历轰击模拟,结果显示,提出的抗辐照PFD加固效果非常明显,敏感节点的数目可以降低80%左右。 展开更多
关键词 单粒子瞬态 单粒子翻转 设计加固 锁相环 鉴频鉴相器
在线阅读 下载PDF
星载遥感高光谱成像仪电子学抗辐照设计
13
作者 刘永征 陈小来 +3 位作者 张昕 孔亮 刘学斌 石兴春 《航天器工程》 CSCD 北大核心 2023年第1期82-89,共8页
高光谱成像载荷在高空间分辨率、光谱分辨率及大幅宽等方面指标需求不断提升,使得星载遥感的抗辐照设计问题愈发明显,文章提出了针对任务需求从器件级、电路级以及载荷分系统级分层设计兼顾成本的设计方法,以增强高光谱成像仪抗辐照能... 高光谱成像载荷在高空间分辨率、光谱分辨率及大幅宽等方面指标需求不断提升,使得星载遥感的抗辐照设计问题愈发明显,文章提出了针对任务需求从器件级、电路级以及载荷分系统级分层设计兼顾成本的设计方法,以增强高光谱成像仪抗辐照能力。该方法依据分系统各层级、各功能模块抗辐照能力水平高低,从器件选用把控、电路应用加固到整个载荷的整体屏蔽优化的具体实际应用,对应用情况进行分析计算及优化迭代、等效测试试验验证,实现了抗辐照能力和研发成本合理平衡。通过在多个遥感系列卫星高分辨率高光谱成像仪上的成功应用,结果表明:该高光谱成像仪的抗辐照设计方法具有科学性和稳健性,有效提升了卫星载荷的可靠性和研制效率。 展开更多
关键词 抗辐照设计 抗辐照加固 分层级设计 高光谱成像仪 高速成像电路
在线阅读 下载PDF
改善辐照加固设计流水线型模数转换器性能的抖动电路技术
14
作者 余金山 梁盛铭 +5 位作者 马卓 王育新 张瑞涛 刘涛 李婷 俞宙 《上海交通大学学报》 EI CAS CSCD 北大核心 2013年第1期129-132,137,共5页
提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进... 提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪比.结果表明,所提出的抖动电路技术能够改善ADC的静态和动态性能,特别是在ADC量化小的输入信号时. 展开更多
关键词 抖动 流水线 抗辐照加固设计 模数转换器
在线阅读 下载PDF
交织结构的耐单粒子瞬变压控振荡器
15
作者 韦援丰 杨海钢 李天文 《国防科技大学学报》 EI CAS CSCD 北大核心 2018年第2期97-102,共6页
为提高辐照环境下振荡器工作的可靠性,提出一种交织结构的抗辐照设计加固压控振荡器(Voltage-Controlled Oscillator,VCO),该VCO由采用交织结构的延时单元构成,该延时单元支持多数表决功能,可以抑制单粒子瞬变的影响;该VCO环路中无须引... 为提高辐照环境下振荡器工作的可靠性,提出一种交织结构的抗辐照设计加固压控振荡器(Voltage-Controlled Oscillator,VCO),该VCO由采用交织结构的延时单元构成,该延时单元支持多数表决功能,可以抑制单粒子瞬变的影响;该VCO环路中无须引入额外的专用表决模块,可以产生均匀的多相位输出。所提出的加固差分VCO是基于130 nm体硅互补金属氧化物半导体工艺设计的。模拟结果表明,所设计的加固VCO在100 fC^800 fC沉积电荷量的轰击范围内,其所产生的最大相位偏移不超过0.35 rad。 展开更多
关键词 抗辐照设计加固 交织结构 单粒子瞬变 压控振荡器
在线阅读 下载PDF
空间辐射环境对航天器分布式电力系统关键部件的影响及应对策略 被引量:12
16
作者 周荔丹 闫朝鑫 +2 位作者 姚钢 胡文斌 赵敏 《电工技术学报》 EI CSCD 北大核心 2022年第6期1365-1380,共16页
航天器分布式电力系统在运行过程中会遭受各类高能粒子的持续辐射,进而出现性能退化和故障激发,尤其是其集成的关键电力部件一旦发生故障,将严重影响在轨航天器的安全可靠运行。基于航天器上搭载的分布式电力系统,梳理其可能遭受的各种... 航天器分布式电力系统在运行过程中会遭受各类高能粒子的持续辐射,进而出现性能退化和故障激发,尤其是其集成的关键电力部件一旦发生故障,将严重影响在轨航天器的安全可靠运行。基于航天器上搭载的分布式电力系统,梳理其可能遭受的各种空间辐射环境及常见的辐射效应,探析系统中太阳电池、锂电池、电力电子器件、绝缘材料及电能控制器件等关键部件在辐射环境下的性能退化与故障激发机理,并且基于此机理提出材料、工艺、电路与版图设计、外部防护、软件算法、可靠性评估与故障态势感知等辐射应对策略,最后指出该领域有待开展深入研究的关键问题,为开拓该领域的后续研究提供参考。 展开更多
关键词 空间辐射 辐射效应 分布式电力系统 抗辐射加固 冗余设计
在线阅读 下载PDF
一种抗单粒子瞬态加固的压控延迟线设计 被引量:2
17
作者 史柱 王斌 +4 位作者 赵雁鹏 杨博 卢红利 高利军 刘文平 《北京理工大学学报》 EI CAS CSCD 北大核心 2021年第12期1314-1321,共8页
延迟锁相环中的压控延迟线是对单粒子事件(single event,SE)最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电流拟合3-D TCAD混合仿真中的单粒子瞬态(single-event transient,SET)电流,分析了压控延迟线对SE的敏感性... 延迟锁相环中的压控延迟线是对单粒子事件(single event,SE)最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电流拟合3-D TCAD混合仿真中的单粒子瞬态(single-event transient,SET)电流,分析了压控延迟线对SE的敏感性.根据响应程度和电路结构的不同,对偏置电路进行了冗余加固;同时,对压控延时单元中提出了SET响应检测电路.在输入信号频率为1 GHz,电源电压1.2 V,入射粒子LET值为80 MeV·cm^(2)/mg的条件下,Spice仿真表明:和未加固电路相比,偏置电压V_(bn)和V_(bp)在受到粒子轰击后,翻转幅度分别下降了75%和60%,消除了输出时钟信号中的丢失脉冲;设计出的检测电路能够将各种情况下有可能出现的SET响应指示出来,提高了输出时钟信号的可靠性. 展开更多
关键词 单粒子瞬态 延迟锁相环 压控延迟线 辐射加固
在线阅读 下载PDF
基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计 被引量:1
18
作者 张宇飞 余超 +2 位作者 常永伟 单毅 董业民 《半导体技术》 CAS CSCD 北大核心 2018年第5期335-340,400,共7页
基于130 nm部分耗尽绝缘体上硅(SOI)CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固... 基于130 nm部分耗尽绝缘体上硅(SOI)CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置。对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比。测试结果显示,应用DICE加固的存储单元电路在99.8 MeV·cm^2·mg^(-1)的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm^2·mg^(-1)和99.8 MeV·cm^2·mg^(-1)两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁。结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力。 展开更多
关键词 标准单元库 单粒子效应(SEE) 双互锁存储单元(DICE) 抗辐射加固设计(rhbd) 绝缘体上硅(SOI)
在线阅读 下载PDF
一种新型单粒子翻转加固SRAM单元 被引量:3
19
作者 刘鸿瑾 李天文 +3 位作者 稂时楠 张建锋 刘群 袁大威 《半导体技术》 CAS CSCD 北大核心 2018年第12期941-948,共8页
随着器件特征尺寸缩小,发生在敏感节点之间的电荷共享使加固静态随机存储器(SRAM)单元容易发生单粒子翻转(SEU)。通过对ROCK,WHIT,Quatrol及JUNG等SRAM单元的SEU加固机理分析,提出一种新型SEU加固SRAM单元,并从面积、延时、功耗和SEU恢... 随着器件特征尺寸缩小,发生在敏感节点之间的电荷共享使加固静态随机存储器(SRAM)单元容易发生单粒子翻转(SEU)。通过对ROCK,WHIT,Quatrol及JUNG等SRAM单元的SEU加固机理分析,提出一种新型SEU加固SRAM单元,并从面积、延时、功耗和SEU恢复时间等方面对传统加固单元和新结构进行了对比与分析。结果表明新型SEU加固SRAM单元具有更高的临界电荷和更低的SEU恢复时间。由于其只有两个翻转敏感节点对,新结构抗SEU的能力优于ROCK,Quatrol和JUNG结构。新提出的结构以较小的面积和性能代价,显著提高SRAM单元抗SEU能力,可有效降低SRAM型存储器在深亚微米工艺节点的软错误率。 展开更多
关键词 单粒子翻转(SEU) 静态随机存储器(SRAM) 抗辐照加固设计 多节点翻转 存储器
在线阅读 下载PDF
低面积与低延迟开销的三节点翻转容忍锁存器设计 被引量:2
20
作者 闫爱斌 申震 +1 位作者 崔杰 黄正峰 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3272-3283,共12页
随着纳米级CMOS集成电路的不断发展,锁存器极易受恶劣的辐射环境影响,由此引发的多节点翻转问题越来越严重。该文提出一种基于双联互锁存储单元(DICE)和2级C单元的3节点翻转(TNU)容忍锁存器,该锁存器包括5个传输门、2个DICE和3个C单元... 随着纳米级CMOS集成电路的不断发展,锁存器极易受恶劣的辐射环境影响,由此引发的多节点翻转问题越来越严重。该文提出一种基于双联互锁存储单元(DICE)和2级C单元的3节点翻转(TNU)容忍锁存器,该锁存器包括5个传输门、2个DICE和3个C单元。该锁存器具有较小的晶体管数量,大大减小了电路的硬件开销,实现低成本。每个DICE单元可用来容忍并恢复单节点翻转,而C单元具有错误拦截特性,可屏蔽由DICE单元传来的错误值。当任意3个节点翻转后,借助DICE单元和C单元,该锁存器可容忍该错误。基于集成电路仿真程序(HSPICE)的仿真结果表明,与先进的TNU加固锁存器设计相比,该锁存器的延迟平均降低了64.65%,延迟功耗面积积平均降低了65.07%。 展开更多
关键词 锁存器 3节点翻转 抗辐射加固技术 C单元 双联互锁存储单元
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部