期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
基于不同总线协议的DMA控制器研究进展
1
作者 任小龙 杨延飞 +4 位作者 王立涵 严登辉 张浩 李飞飞 李连碧 《半导体技术》 北大核心 2025年第2期117-126,共10页
随着计算机技术的飞速发展,对大规模数据传输和处理效率的要求越来越高。直接存取存储(DMA)控制允许设备和存储器之间直接进行高速数据传输,有效提升了数据传输效率,因而得到广泛的研究。综述了基于不同总线架构的DMA控制器的研究进展... 随着计算机技术的飞速发展,对大规模数据传输和处理效率的要求越来越高。直接存取存储(DMA)控制允许设备和存储器之间直接进行高速数据传输,有效提升了数据传输效率,因而得到广泛的研究。综述了基于不同总线架构的DMA控制器的研究进展。首先,在分析传统中央处理器(CPU)传输数据局限性的基础上,阐述了DMA控制器与总线结合的重要性。其次,重点探讨了基于高级微控制器总线架构(AMBA)和高速外设部件互连标准(PCIe)两种常用总线协议的DMA控制器的研究进展,从频率、传输速率、功耗等方面进行性能比较和分析总结,并在此基础上展望了未来基于这两种总线协议的DMA技术的发展方向。最后,介绍了基于其他总线协议的DMA控制器的研究进展,在分析其性能优势的基础上为新型DMA控制器设计提供新思路。 展开更多
关键词 直接存取存储(DMA)控制器 高级微控制器总线架构(AMBA) 高级高性能总线(AHB) 高级可拓展接口(AXI)总线 高速外设部件互连标准(pcie)总线 CoreConnect总线 片内总线(ICB)
在线阅读 下载PDF
中标麒麟下基于PCIe总线的时统板驱动实现 被引量:2
2
作者 刘丽霞 孙昆 +1 位作者 张力 李之乾 《计算机应用》 CSCD 北大核心 2023年第S02期130-134,共5页
时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现P... 时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现PCIe时统板驱动,设计了使用时统板定时给本地时间校时的服务。通过对比直接读取时统板时间与读取被时统板定时校准的本地时间的误差,说明了所设计的时统板驱动稳定和有效;同时,拓展了时统板应用。 展开更多
关键词 外设部件互连高速串行标准 中标麒麟 LINUX 时统板 驱动
在线阅读 下载PDF
基于PCIE密码模块在可信平台上的研究
3
作者 黄海瑞 徐金甫 +1 位作者 章轶 张文超 《计算机工程与设计》 北大核心 2017年第3期616-620,625,共6页
为满足密码模块在可信平台上的应用需求,采用高速通信接口PCI-Express与密码模块连接,从应用层到硬件层进行三点改进:在应用层中,创建密码服务函数动态库;在系统层中,对设备驱动程序进行功能扩展(实现多用户机制);在硬件层中,对传输的... 为满足密码模块在可信平台上的应用需求,采用高速通信接口PCI-Express与密码模块连接,从应用层到硬件层进行三点改进:在应用层中,创建密码服务函数动态库;在系统层中,对设备驱动程序进行功能扩展(实现多用户机制);在硬件层中,对传输的数据进行命令包格式封装。密码模块以DMA(directional memory access)块传输方式读取数据,实现多用户操作。实验结果表明,密码算法处理速度达到了预期的吞吐率。 展开更多
关键词 密码服务 外围设备接口(pcie) 密码模块 可信平台 多用户
在线阅读 下载PDF
银河麒麟系统下基于缓存队列的CAN驱动设计与实现 被引量:2
4
作者 刘丽霞 刘志鹏 +1 位作者 张力 李之乾 《计算机工程与设计》 北大核心 2024年第10期3170-3176,共7页
为使基于FPGA的CAN功能在国产操作系统上得以应用,提出一种在银河麒麟操作系统下基于缓存队列的CAN驱动设计与实现方法。在目前主流的银河麒麟V10操作系统下,利用Linux下PCIe设备驱动架构,设计并实现基于FPGA的国产CAN驱,实现CAN发送、... 为使基于FPGA的CAN功能在国产操作系统上得以应用,提出一种在银河麒麟操作系统下基于缓存队列的CAN驱动设计与实现方法。在目前主流的银河麒麟V10操作系统下,利用Linux下PCIe设备驱动架构,设计并实现基于FPGA的国产CAN驱,实现CAN发送、接收通信功能。使用缓存队列解决CAN使用的SJA1000协议中硬件接收缓存有限可能造成的丢包问题。对比测试结果表明,提出的CAN驱动满足通信应用,性能稳定,无丢包发生。实现成果可以转化为第三方库丰富操作系统内核驱动库。 展开更多
关键词 区域网络控制 驱动 现场可编程门阵列 周边设备高速连接标准 接收缓存 操作系统 通信
在线阅读 下载PDF
嵌入式异构智能计算系统的PCIe总线传输带宽优化
5
作者 喻绪邦 吴济文 +2 位作者 夏宏 莫昊 赵二虎 《计算机应用》 2025年第9期2913-2918,共6页
近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一... 近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一。因此,设计一种集成寒武纪MLU220芯片、国产飞腾FT2000/4型CPU和Xilinx XC7K325T现场可编程门阵列(FPGA)的嵌入式异构智能计算系统,系统异构处理器之间采用PCIe(Peripheral Component Interconnect express)总线实现高速互联与数据传输。此外,提出一种Linux下的PCIe总线Scatter-Gather DMA(Direct Memory Access)传输优化技术,通过基于双缓冲的预取技术和基于工作队列的中断处理,有效提高CPU与FPGA异构处理器之间的PCIe总线数据传输带宽。系统图像传输测试结果表明,CPU与FPGA异构处理器之间的PCIe2.0 X4总线传输10张2048×1024灰度图像数据时,所提系统在DMA双通道上的读写速率分别达到了1610 MB/s和1655 MB/s,为PCIe2.0 X4总线理论带宽值的81%和83%,验证了所设计系统的实用性和先进性。 展开更多
关键词 pcie总线 异构计算系统 Scatter-Gather DMA DMA多通道 图像传输
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部