期刊文献+
共找到236篇文章
< 1 2 12 >
每页显示 20 50 100
一种伯努利粒子滤波器的FPGA实现
1
作者 连红飞 李东升 +3 位作者 蒋彦雯 范红旗 肖怀铁 王国嫣 《系统工程与电子技术》 北大核心 2025年第2期398-405,共8页
针对伯努利粒子滤波器在嵌入式应用环境中的高速、高效计算问题,以雷达微弱目标联合检测估计伯努利粒子滤波器为例,提出一种功能模块化、粒子规模可扩展的现场可编程门阵列(field programmable gate array, FPGA)实现架构,并通过粒子状... 针对伯努利粒子滤波器在嵌入式应用环境中的高速、高效计算问题,以雷达微弱目标联合检测估计伯努利粒子滤波器为例,提出一种功能模块化、粒子规模可扩展的现场可编程门阵列(field programmable gate array, FPGA)实现架构,并通过粒子状态流水计算、分层累加求和、并行化重采样等手段进一步提高滤波计算速度。Xilinx ZC706评估板板载测试实验证明了所提架构良好的可扩展性和优异的加速比,当粒子数量为1 024时,相较于Intel Corei3-4130 CPU计算环境下的加速比约为10~4量级,该结果对伯努利粒子滤波技术在雷达、机器人、导航制导等领域的应用具有重要参考价值。 展开更多
关键词 伯努利粒子滤波器 现场可编程门阵列 实时信号处理 流水并行化 重采样 联合检测估计
在线阅读 下载PDF
Efficient Partially Asynchronous Parallel Simulation on Multicomputer Systems: Research and Practice
2
作者 Chen, Delai Hong, Bo +1 位作者 Xie, Zhiwu Weng, Shilie 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 1998年第2期40-47,共8页
This paper presents partially asynchronous parallel simulation of continuous-system (PAPSoCS) and some approaches to the issues of its implementation on a multicomputer system. To guarantee the simulation results cor... This paper presents partially asynchronous parallel simulation of continuous-system (PAPSoCS) and some approaches to the issues of its implementation on a multicomputer system. To guarantee the simulation results correct and speedup the simulation, the scheme for efficient PAPSoCS is proposed and the virtual topology star is constructed to match the path of message passing for solving algorithm-architecture adequation problem. Under the circumstances that messages frequently passed inter-processor are much shorter, typically within several 4 bytes, asynchronous communication mode is employed to reduce the communication ratio. Experiment results show that asynchronous parallel simulation has much higher efficiency than its synchronous counterpart. 展开更多
关键词 parallel processing Asynchronous computation Virtual topology Multicomputer system simulation
在线阅读 下载PDF
基于FPGA的新能源低压直流配电系统暂态实时仿真研究 被引量:2
3
作者 王守相 张春雨 赵倩宇 《电工技术学报》 EI CSCD 北大核心 2024年第17期5365-5378,5393,共15页
对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系... 对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系统的暂态实时仿真需求,开发了一种基于FPGA的包含小型分布式风力发电、光伏发电以及蓄电池储能单元的新能源低压直流配电系统暂态实时仿真器。首先,研究构建了分布式发电单元和典型控制回路的计算模块,利用FPGA的并行计算特性并结合“算法-结构-有效匹配(AAA)”理念建立了底层模块串并联混合求解结构;然后,在节点分析法的框架下,建立了一种结合矩阵LDU分解和有向无环图(DAG)的电气系统节点电导矩阵并行求解方法;最后,在建立电气系统与控制系统并行求解架构的基础上,开发了一种基于FPGA的新能源低压直流配电系统暂态实时仿真器,通过将其仿真结果与PSCAD/EMTDC离线仿真平台的计算结果进行对比,验证了所开发暂态实时仿真器的有效性和准确性。 展开更多
关键词 现场可编程门阵列(fpga) 实时仿真 分布式发电 低压直流配电系统 并行计算
在线阅读 下载PDF
基于FPGA的大动态范围数据采集系统设计 被引量:3
4
作者 郭威 彭卫东 +1 位作者 漆军 张一帆 《仪表技术与传感器》 CSCD 北大核心 2024年第2期56-64,共9页
针对传统数据采集系统受动态范围限制,进行测量时对大信号易过载、小信号易丢失等问题,设计了一种基于FPGA的大动态范围多通道数据采集系统,讨论了噪声相关性与放大器增益对动态范围的影响。该系统采用一种分立式架构的双ADC同步采集单... 针对传统数据采集系统受动态范围限制,进行测量时对大信号易过载、小信号易丢失等问题,设计了一种基于FPGA的大动态范围多通道数据采集系统,讨论了噪声相关性与放大器增益对动态范围的影响。该系统采用一种分立式架构的双ADC同步采集单元,结合FPGA高速并行处理的特点进行数据融合,对前端可变增益放大电路实时控制,实现多通道数据采集系统对微小信号采集时的高分辨率以及对大信号采集时的高容差。对采用动态范围最大为108 dB的AD7768芯片研制的实验样机进行测试,结果表明其在64 kHz的采样频率下可达到160 dB以上的动态范围,系统采样精度达到0.1%,线性度优于0.005%,通道间相位精度达到±0.05°。 展开更多
关键词 动态范围 数据采集 fpga 多通道 实时控制 并行处理 可变增益
在线阅读 下载PDF
基于国产异构FPGA的空中红外目标检测跟踪系统
5
作者 黄西莹 张旭辉 +3 位作者 黄玉 李涛 宋磊 刘培桢 《红外与激光工程》 EI CSCD 北大核心 2024年第8期104-114,共11页
随着国产器件在各领域的大力推广及应用,针对高帧频、强实时性光电系统空中红外目标捕获引导问题,介绍了一种基于国产异构FPGA的空中红外目标检测跟踪系统架构及其实现方法。基于AXI4总线协议,采用模块化设计及软硬件协同处理方法,构建... 随着国产器件在各领域的大力推广及应用,针对高帧频、强实时性光电系统空中红外目标捕获引导问题,介绍了一种基于国产异构FPGA的空中红外目标检测跟踪系统架构及其实现方法。基于AXI4总线协议,采用模块化设计及软硬件协同处理方法,构建系统架构和视频流水线;并行流水处理实现中值滤波,通过加权二维空间滤波流水处理实现基于背景抑制的快速空中目标检测,与中值滤波一起部署于FPGA逻辑资源(PL);检测结果实时传输到部署于FPGA处理器端(PS)的空中目标跟踪模块,完成目标跟踪,PS完成系统所有功能模块的控制;跟据各功能模块串/并行实现方式,统筹部署完成整个异构系统设计。实验结果表明,该系统能够实现1 280×1 024@100 Hz红外视频空中目标的实时检测及稳定跟踪,系统资源占用率小于25%,时延小于2帧,可满足高帧频、强实时性光电系统要求。该系统的实现是国产自主可控异构FPGA核心芯片工程应用的一次重要探索。 展开更多
关键词 国产异构fpga 红外目标检测跟踪 协同处理 并行流水处理
在线阅读 下载PDF
虚拟仿真在复杂化工专业实验教学中的探索与实践——以CO中温-低温串联催化转化仿真实验为例 被引量:1
6
作者 林雄超 王彩红 任艳娇 《应用化学》 北大核心 2025年第1期124-132,共9页
受场地、操作环境等极端条件制约,复杂工程性创新实验难于线下开展,导致学生对化工专业前沿技术认知缺失,工程实践能力训练短缺。针对此问题,在化工专业实验中开展以实为主、以虚为辅的混合教学模式的探索。虚拟实验可大大降低实验操作... 受场地、操作环境等极端条件制约,复杂工程性创新实验难于线下开展,导致学生对化工专业前沿技术认知缺失,工程实践能力训练短缺。针对此问题,在化工专业实验中开展以实为主、以虚为辅的混合教学模式的探索。虚拟实验可大大降低实验操作风险,弥补实验时间和条件的不足,是化工专业实践教学改革和发展的有益探索。仿真实验中的理论学习、习题测验、流程设计、实验操作和报告处理的过程性评价制度涵盖了学生整体学习过程,综合反映学生对知识的掌握程度和综合实践的能力。在CO中温-低温串联催化转化仿真实验教学中,4项课程目标平均达成度分别为0.80、0.91、0.83和0.73,教学效果良好。实践证明,虚拟仿真实验能够从应用实际出发,通过新颖的实验内容设计,更能调动学生参与实验的积极性和主动性,是培养学生解决复杂工程问题能力的有效手段之一。 展开更多
关键词 专业实验 虚实并行 催化转化 工艺仿真
在线阅读 下载PDF
支管布置方式对输水系统水力过渡过程的影响
7
作者 李琳 张绮萱 +1 位作者 张鲁国 李刚 《长江科学院院报》 北大核心 2025年第10期88-96,共9页
采用Bently Hammer软件分析了事故工况运行条件下奇台高压自流输水工程5种不同支管布置方案下的水力过渡过程。结果表明,在符合支管额定供水量的前提下,小管径支管并联布置代替单根大管径支管输水,能有效减少水锤波在管内反射、叠加次数... 采用Bently Hammer软件分析了事故工况运行条件下奇台高压自流输水工程5种不同支管布置方案下的水力过渡过程。结果表明,在符合支管额定供水量的前提下,小管径支管并联布置代替单根大管径支管输水,能有效减少水锤波在管内反射、叠加次数,降低输水系统水锤压力,缩短压力波动时长。并联支管数从2根增至5根的过程中,最危险事故工况下主管、支管内最大水锤压力相较于单根大管径输水方案最大减幅为10.32%和48.75%;各事故工况下主、支管管内压力波动时长最大减小了63.16%和46.15%,同时消除管线负压力水头防护负压力水锤。研究发现当支管与支管连接位置处主管管径比值(β)满足0.12<β<0.28区间时,能稳定输水系统水力过渡过程又兼具经济实用性。 展开更多
关键词 重力流输水 并联布置 支管 水力过渡过程 数值模拟
在线阅读 下载PDF
GPS接收机相关器技术研究及FPGA实现 被引量:15
8
作者 王尔申 张淑芳 +2 位作者 胡青 姜毅 孙晓文 《系统仿真学报》 CAS CSCD 北大核心 2008年第13期3582-3585,共4页
GPS接收机中的相关器设计是GPS接收机设计的一个关键技术之一。阐述了GPS相关器的工作原理和结构,对构成相关器的各个模块进行了详细的理论分析,利用本地产生的C/A码的超前、即时、滞后码与输入信号进行并行相关,提高了捕获的速度和精度... GPS接收机中的相关器设计是GPS接收机设计的一个关键技术之一。阐述了GPS相关器的工作原理和结构,对构成相关器的各个模块进行了详细的理论分析,利用本地产生的C/A码的超前、即时、滞后码与输入信号进行并行相关,提高了捕获的速度和精度,并用verilog硬件描述语言在FPGA中实现了GPS相关器的全部设计。设计中首先在modelsim下进行功能仿真,然后进行时序仿真,仿真通过后下载到Xilinx VirtexTM-II Pro开发板中进行验证。运行结果表明设计的相关器工作正常,性能可靠,与微处理器配合可以完成GPS信号的捕获和跟踪。 展开更多
关键词 GPS 相关器 fpga 并行相关 Modelsim仿真
在线阅读 下载PDF
星载SAR实时成像处理器的FPGA实现 被引量:19
9
作者 熊君君 王贞松 +1 位作者 姚建平 石长振 《电子学报》 EI CAS CSCD 北大核心 2005年第6期1070-1072,共3页
本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片... 本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求. 展开更多
关键词 CS算法 实时成像处理器 fpga 流水处理 并行处理
在线阅读 下载PDF
基于FPGA和多DSP的并行信号处理系统的实现 被引量:10
10
作者 潘昉晟 赵峰 +1 位作者 奚军 骆意 《计算机工程》 EI CAS CSCD 北大核心 2006年第23期247-249,共3页
为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈,多DSP并行处理技术应运而生,成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通... 为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈,多DSP并行处理技术应运而生,成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通信的并行信号处理系统。 展开更多
关键词 并行处理 fpga 多DSP
在线阅读 下载PDF
FPGA和多DSP系统的并行RX探测算法 被引量:4
11
作者 赵宝玮 相里斌 +3 位作者 吕群波 张桂峰 曾晓茹 郭文记 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2014年第3期152-156,共5页
针对高光谱图像异常目标探测过程运算量大、结果不能实时应用的问题,在FPGA和多数字信号处理的硬件平台上实现了RX并行处理算法.结合RX算法的原理与特征,研究了该算法的并行特性;通过计算机仿真验证了RX算法并行化的可行性及特点;该平... 针对高光谱图像异常目标探测过程运算量大、结果不能实时应用的问题,在FPGA和多数字信号处理的硬件平台上实现了RX并行处理算法.结合RX算法的原理与特征,研究了该算法的并行特性;通过计算机仿真验证了RX算法并行化的可行性及特点;该平台通过FPGA完成高光谱图像数据立方体的奇异值分解降维,降低了数据处理量和传输量;通过多数字信号处理完成RX算法的并行化,实现了高光谱图像异常目标探测的快速处理.用该系统处理64波段280×800大小的高光谱图像数据,得到探测结果仅需4.86s,能够满足高光谱遥感应用中异常目标探测的载荷平台在线处理和探测结果的快速获取及应用的需求. 展开更多
关键词 并行处理 高光谱图像 目标探测 RX算法 多数字信号处理
在线阅读 下载PDF
基于多FPGA核的高速数据采集与控制系统设计 被引量:12
12
作者 罗福源 周云飞 尹涓 《电子测量与仪器学报》 CSCD 2007年第6期49-53,共5页
为提高处理能力,设计了2×2并行流水结构的FPGA矩阵并作为处理核心用于高速数据采集与控制。在分析了多片FPGA的同步驱动原理以及协作模型的基础上,综合利用双时钟沿触发传输、资源重复与时间重叠技术提出了FPGA之间以及FPGA与外围... 为提高处理能力,设计了2×2并行流水结构的FPGA矩阵并作为处理核心用于高速数据采集与控制。在分析了多片FPGA的同步驱动原理以及协作模型的基础上,综合利用双时钟沿触发传输、资源重复与时间重叠技术提出了FPGA之间以及FPGA与外围A/D和D/A芯片的数据传输方案。最后揭示了光纤通信驱动的数据采集与控制过程及总线冲突解决策略。所设计的系统具有成本低、灵活性强的特点,实验表明该系统能够满足可靠性和实时性要求。 展开更多
关键词 fpga 并行处理 同步控制 光纤通信 FIFO深度
在线阅读 下载PDF
基于DFT滤波器组的低时延FPGA语音处理实现研究 被引量:5
13
作者 薛一鸣 陈鹞 +2 位作者 何宁宁 胡彩娥 王建平 《电子学报》 EI CAS CSCD 北大核心 2018年第3期695-701,共7页
提出了WOLA(Weighted Overlap-Add)并行结构的低时延DFT滤波器组的设计和FPGA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引入系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DF... 提出了WOLA(Weighted Overlap-Add)并行结构的低时延DFT滤波器组的设计和FPGA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引入系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DFT滤波器组低时延优化设计.通过对DFT滤波器组中分析和综合功能的关键模块采用多路并行乘法、多级流水加法链设计,实现了并行的WOLA结构DFT滤波器组,降低FPGA实现的计算时延.整个设计在Xilinx公司的Zynq7020型号FPGA芯片上进行实现.PESQ测试表明,设计的DFT滤波器组能取得较好的语音质量.与串行WOLA结构的实现对比表明,在16k Hz语音采样率下,并行的WOLA结构FPGA实现的总时延能降低1.192ms,其中群时延降低12%,计算时延降低29.2%. 展开更多
关键词 语音处理 DFT滤波器组 低时延 fpga 并行设计
在线阅读 下载PDF
一种基于并行处理器的快速车道线检测系统及FPGA实现 被引量:6
14
作者 李元金 张万成 吴南健 《电子与信息学报》 EI CSCD 北大核心 2010年第12期2901-2906,共6页
该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从... 该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从而使得检测过程的每一步都是并行进行,显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率,满足了车道偏离预警系统实时性要求,具备重要的应用价值。 展开更多
关键词 图像处理 车道线检测 并行 fpga 精简指令集计算机(RISC)
在线阅读 下载PDF
基于FPGA的动态轨道衡数据采集系统 被引量:5
15
作者 张文爱 姜敏 赵磊 《同济大学学报(自然科学版)》 EI CAS CSCD 北大核心 2010年第10期1525-1528,共4页
提出了基于现场可编程门阵列(FPGA)动态轨道衡数据采集系统.该系统以AD7703作为模数转换器件,并采用FPGA作为采样控制器,对8路传感器信号采样,采样值以异步串行方式通过RS232接口输出到上位机.整个系统逻辑的设计在QuartusⅡ9.0开发环... 提出了基于现场可编程门阵列(FPGA)动态轨道衡数据采集系统.该系统以AD7703作为模数转换器件,并采用FPGA作为采样控制器,对8路传感器信号采样,采样值以异步串行方式通过RS232接口输出到上位机.整个系统逻辑的设计在QuartusⅡ9.0开发环境下完成.硬件测试结果表明,通过采用AD7703的自标定方式,有效解决了数据采集过程中出现的零点漂移、增益误差等问题.利用FPGA的并行处理能力,可以对8路信号并行采样,提高数据采集的速率,满足了轨道衡高精度、高速度的设计要求. 展开更多
关键词 轨道衡 AD7703 现场可编程门阵列 数据采集 并行处理 自校准
在线阅读 下载PDF
基于FPGA的SAR回波仿真快速实现方法 被引量:10
16
作者 王虹现 全英汇 +1 位作者 邢孟道 张守宏 《系统工程与电子技术》 EI CSCD 北大核心 2010年第11期2284-2289,共6页
回波仿真是进行合成孔径雷达(synthetic aperture radar,SAR)研究的重要途径,但其计算量巨大,所需的时间较长。为了快速实现SAR回波仿真,提出一种改进的同心圆方法进行快速计算,同时考虑到运算较为规整的特点,采用现场可编程门阵列(fiel... 回波仿真是进行合成孔径雷达(synthetic aperture radar,SAR)研究的重要途径,但其计算量巨大,所需的时间较长。为了快速实现SAR回波仿真,提出一种改进的同心圆方法进行快速计算,同时考虑到运算较为规整的特点,采用现场可编程门阵列(field programmable gate array,FPGA)作为主处理芯片。设计了专用于SAR回波信号模拟的数字信号处理板卡,并在板卡上编程实现整个回波模拟算法,给出资源使用情况和量化噪声影响,实际应用结果显示,采用FPGA来实现SAR回波仿真可以在保证精度的前提下大大加快仿真速度。 展开更多
关键词 合成孔径雷达 仿真 现场可编程门阵列 数字信号处理板
在线阅读 下载PDF
基于FPGA小波变换核的设计与实现 被引量:2
17
作者 崔巍 刘波 +3 位作者 曹剑中 王华伟 刘凯 王新 《电光与控制》 北大核心 2009年第3期75-78,共4页
根据提升小波的框架结构,提出了基于FPGA小波变换核的设计与实现方案;根据自顶向下的设计思想,利用FPGA片内存储资源,实现了行列变换的并行执行;该结构由一个行处理器和一个列处理器组成,行、列处理器通过时分复用同时进行滤波,用优化... 根据提升小波的框架结构,提出了基于FPGA小波变换核的设计与实现方案;根据自顶向下的设计思想,利用FPGA片内存储资源,实现了行列变换的并行执行;该结构由一个行处理器和一个列处理器组成,行、列处理器通过时分复用同时进行滤波,用优化的移位加操作替代乘法操作;采用流水线设计方法,减少了运算量,提高了硬件资源利用率;整个模块采用VHDL语言进行设计,并在QuartusⅡ下进行了编译和仿真。经验证系统工作可靠,完全满足实时处理的要求。 展开更多
关键词 小波变换 图像处理 提升方法 并行结构 fpga
在线阅读 下载PDF
一种多通道信号处理复用结构及其FPGA实现方法 被引量:12
18
作者 刘纯武 黄芝平 《电子测量与仪器学报》 CSCD 2008年第1期72-75,共4页
在FPGA硬件实现多通道信号处理的过程中,为了减少占用的FPGA硬件资源,降低设备的研制和生产成本,本文提出了一种多通道信号处理复用结构,并给出了该复用结构的调度机制以及在实现过程中遇到的速率匹配、处理速度、复用通道数、硬件资源... 在FPGA硬件实现多通道信号处理的过程中,为了减少占用的FPGA硬件资源,降低设备的研制和生产成本,本文提出了一种多通道信号处理复用结构,并给出了该复用结构的调度机制以及在实现过程中遇到的速率匹配、处理速度、复用通道数、硬件资源等问题的解决方法。实践表明,当运用Altera公司的StratixII器件时,32个通道信号处理复用结构在增加FPGA器件的寄存器资源占用量18.2%情况下,能够减少ALM资源占用量94.3%。 展开更多
关键词 复用结构 并行结构 多通道信号处理 现场可编程门阵列 调度机制
在线阅读 下载PDF
用FPGA实现星载SAR实时成像处理器的工程方法 被引量:3
19
作者 熊君君 王贞松 姚建平 《计算机工程》 EI CAS CSCD 北大核心 2006年第5期223-225,共3页
根据星载SAR成像算法的原理,提出了一种用FPGA实现该成像处理器的有效方法。该处理器的体系结构由算法直接映射而来,同时根据算法内在的时间关系将流水处理和并行处理相结合,从而极大地减少了处理时间。根据算法各运算对数据的精度要求... 根据星载SAR成像算法的原理,提出了一种用FPGA实现该成像处理器的有效方法。该处理器的体系结构由算法直接映射而来,同时根据算法内在的时间关系将流水处理和并行处理相结合,从而极大地减少了处理时间。根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,既满足了成像的精度要求又节省了硬件开销。该系统工作在100MHz时,33s左右能完成16k*16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求。 展开更多
关键词 实时成像处理器 fpga 流水处理 并行处理 浮点运算 定点运算
在线阅读 下载PDF
基于FPGA的Sobel算子并行计算研究 被引量:11
20
作者 艾扬利 杨兵 《现代电子技术》 2005年第9期42-43,共2页
由于在实时图像处理中常用Sobel算子对图像边缘进行增强,如何提高处理速度成为问题的关键。采用纯软件的方法或普通结构的硬件电路难以满足实时要求,鉴于近年来FPGA芯片的迅速发展以及其良好的可编程结构,为实现Sobel算子的快速计算提... 由于在实时图像处理中常用Sobel算子对图像边缘进行增强,如何提高处理速度成为问题的关键。采用纯软件的方法或普通结构的硬件电路难以满足实时要求,鉴于近年来FPGA芯片的迅速发展以及其良好的可编程结构,为实现Sobel算子的快速计算提供了硬件保证。提出了一种Sobel算子的并行处理结构,提高了处理速度,并给出了基于FPGA的实现方法。进行了理论分析及仿真实验,证明了该方法的正确性和可行性。由于采用并行结构,使处理速度大为提高,满足了实际任务的要求。 展开更多
关键词 SOBEL算子 fpga 并行处理 图像边缘增强
在线阅读 下载PDF
上一页 1 2 12 下一页 到第
使用帮助 返回顶部