期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现
被引量：
1
1
作者
施泓昊
吕建新
《光通信研究》
北大核心
2019年第6期21-26,34,共7页
在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,...
在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门(RS)(544,514)码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。
展开更多
关键词
超100
Gbit/s光网络
KP4前向纠错编码
低时延
里德-所罗门并行编码
里德-所罗门并行译码
在线阅读
下载PDF
职称材料
超高速BCH码解码改进算法研究
被引量：
5
2
作者
唐建军
纪越峰
《通信学报》
EI
CSCD
北大核心
2004年第9期21-27,共7页
为了满足高速光纤通信系统纠错编码(FEC)的要求,本文提出了一种简单的BCH码解码算法,省略了复杂的矩阵运算,除法运算,也避免了难以理解的迭代运算。其编译码速度快、效率高,并针对硬件特点做了一些优化,特别适合于硬件实现。同时,本文...
为了满足高速光纤通信系统纠错编码(FEC)的要求,本文提出了一种简单的BCH码解码算法,省略了复杂的矩阵运算,除法运算,也避免了难以理解的迭代运算。其编译码速度快、效率高,并针对硬件特点做了一些优化,特别适合于硬件实现。同时,本文提出了并行算法,大大加快了编译码速度。利用可编程器件FPGA实现,仿真结果完全正确,且非常有效。该算法不仅可用于高速光纤通信系统中,也可以用于其他高速通信系统。
展开更多
关键词
BCH码
并行
fec
SDH
WDM
在线阅读
下载PDF
职称材料
题名
一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现
被引量：
1
1
作者
施泓昊
吕建新
机构
武汉邮电科学研究院
光纤通信技术和网络国家重点实验室
烽火通信科技股份有限公司
出处
《光通信研究》
北大核心
2019年第6期21-26,34,共7页
文摘
在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门(RS)(544,514)码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。
关键词
超100
Gbit/s光网络
KP4前向纠错编码
低时延
里德-所罗门并行编码
里德-所罗门并行译码
Keywords
beyond 100 Gbit/s optical network
KP4
fec
low latency
Reed-Solomon
parallel
encoding
Reed-Solomon
parallel
decoding
分类号
TN919.3 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
超高速BCH码解码改进算法研究
被引量：
5
2
作者
唐建军
纪越峰
机构
北京邮电大学电信工程学院光通信中心
出处
《通信学报》
EI
CSCD
北大核心
2004年第9期21-27,共7页
基金
国家自然科学基金(90104017)
国家杰出青年科学基金(60325104)
+1 种基金
教育部科学技术研究重大基金(0215)
跨世纪优秀人才培养计划基金
文摘
为了满足高速光纤通信系统纠错编码(FEC)的要求,本文提出了一种简单的BCH码解码算法,省略了复杂的矩阵运算,除法运算,也避免了难以理解的迭代运算。其编译码速度快、效率高,并针对硬件特点做了一些优化,特别适合于硬件实现。同时,本文提出了并行算法,大大加快了编译码速度。利用可编程器件FPGA实现,仿真结果完全正确,且非常有效。该算法不仅可用于高速光纤通信系统中,也可以用于其他高速通信系统。
关键词
BCH码
并行
fec
SDH
WDM
Keywords
BCH codes
parallel fec
SDH
WDM
分类号
TN919 [电子电信—通信与信息系统]
TN929 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现
施泓昊
吕建新
《光通信研究》
北大核心
2019
1
在线阅读
下载PDF
职称材料
2
超高速BCH码解码改进算法研究
唐建军
纪越峰
《通信学报》
EI
CSCD
北大核心
2004
5
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
