检索结果-维普期刊中文期刊服务平台

高速FIR滤波器设计与FPGA实现被引量：4: 1; 作者鲁迎春李祥汪壮兵《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第12期1705-1707,共3页; 文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,... 展开更多; 关键词有限长度脉冲响应数字滤波器现场可编程逻辑门阵列乘法累加器分布式算法; 在线阅读下载PDF 职称材料

一种支持SIMD指令的流水化可拆分乘加器结构被引量：2: 2; 作者李东晓《计算机工程》 CAS CSCD 北大核心 2006年第7期264-266,共3页; 乘加器是媒体数字信号处理器的关键运算部件。该文结合32位数字信号处理器芯片MD32开发(“863”计划)实践,提出了一种流水化可拆分的乘加器硬件实现结构,通过对乘法操作的流水处理实现了200MHz工作频率下的单周期吞吐量指标,通过构造可... 展开更多; 关键词乘加器 SIMD 流水化可拆分; 在线阅读下载PDF 职称材料

一种低延迟高吞吐率的浮点整型乘累加单元被引量：1: 3; 作者沈俊沈海斌虞玉龙《计算机工程》 CAS CSCD 2013年第6期91-94,102,共5页; 针对目前浮点运算单元在处理向量点乘运算时存在数据相关性的问题,提出一种低延迟单周期的累加单元结构。该结构用于7级流水的可配置乘累加单元,可兼容双精度浮点、双单精度浮点以及32位有符号数,且能对后置模块进行操作数隔离与门控时... 展开更多; 关键词浮点运算单元乘累加向量点乘双精度双单精度; 在线阅读下载PDF 职称材料

一种旨在优化速度的多功能乘累加器设计: 4; 作者张晓潇陈杰 +1 位作者韩亮林川《科学技术与工程》 2006年第13期1917-1920,共4页; 介绍了一种40±16×16位高速乘累加/减器的设计。该乘累加/减单元支持有符号数、无符号数及混合符号数的乘法、乘累加/减运算,并支持多种舍入的乘法、乘累加/减运算。该单元采用了改进的Booth算法和Wallace树结构,简化了部分积... 展开更多; 关键词高速乘累加/减器并行 BOOTH算法 WALLACE树; 在线阅读下载PDF 职称材料

二进制张量分解法简化神经网络推理计算: 5; 作者郝一帆杜子东支天《高技术通讯》 CAS 2022年第7期687-695,共9页; 针对现有的简化神经网络推理计算方法面临模型精度下滑及重训练带来的额外开销问题,本文提出一种在比特级减少乘积累加运算(MAC)的乘加操作数的二进制张量分解法(IBTF)。该方法利用张量分解消除多个卷积核之间由于权值比特位重复导致的... 展开更多; 关键词神经网络二进制张量分解(IBTF) 乘积累加运算(mac); 在线阅读下载PDF 职称材料

题名高速FIR滤波器设计与FPGA实现被引量：4: 1; 作者鲁迎春李祥汪壮兵; 机构合肥工业大学理学院; 出处《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第12期1705-1707,共3页; 文摘文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。; 关键词有限长度脉冲响应数字滤波器现场可编程逻辑门阵列乘法累加器分布式算法; Keywords finite impulse response（FIR） filter field programmable gate array（FPGA） multiply accumulate（mac） unit distributed arithmetic（DA） algorithm; 分类号 TN713 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名一种支持SIMD指令的流水化可拆分乘加器结构被引量：2: 2; 作者李东晓; 机构浙江大学信息与电子工程学系; 出处《计算机工程》 CAS CSCD 北大核心 2006年第7期264-266,共3页; 基金国家自然科学基金资助项目(90307002) 国家"863"计划基金资助项目(2002AA1Z1140); 文摘乘加器是媒体数字信号处理器的关键运算部件。该文结合32位数字信号处理器芯片MD32开发(“863”计划)实践,提出了一种流水化可拆分的乘加器硬件实现结构,通过对乘法操作的流水处理实现了200MHz工作频率下的单周期吞吐量指标,通过构造可拆分的数据通道实现了对SIMD乘法指令的支持,支持4个通道16位媒体数据的并行乘法,大大提升了处理器的媒体处理性能。文中对所提出的乘加器体系结构,给出了理论依据和实验结果,通过MD32的流片实现得到了物理验证。; 关键词乘加器 SIMD 流水化可拆分; Keywords multiply-accumulate （mac） SIMD Pipelined Splittable; 分类号 TP332 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名一种低延迟高吞吐率的浮点整型乘累加单元被引量：1: 3; 作者沈俊沈海斌虞玉龙; 机构浙江大学超大规模集成电路设计研究所; 出处《计算机工程》 CAS CSCD 2013年第6期91-94,102,共5页; 文摘针对目前浮点运算单元在处理向量点乘运算时存在数据相关性的问题,提出一种低延迟单周期的累加单元结构。该结构用于7级流水的可配置乘累加单元,可兼容双精度浮点、双单精度浮点以及32位有符号数,且能对后置模块进行操作数隔离与门控时钟的低功耗处理。在Viterx-4平台上实验结果表明,该结构具有高性能、低延迟、单周期完成数据吞吐等特点,与使用Xilinx浮点IP的设计面积相比,时间积减少30%以上。; 关键词浮点运算单元乘累加向量点乘双精度双单精度; Keywords Float Point unit（FPU） multiply-accumulator vector dot product double-precision dual single-precision; 分类号 TP311 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名一种旨在优化速度的多功能乘累加器设计: 4; 作者张晓潇陈杰韩亮林川; 机构中国科学院微电子所通信与多媒体SOC实验室; 出处《科学技术与工程》 2006年第13期1917-1920,共4页; 文摘介绍了一种40±16×16位高速乘累加/减器的设计。该乘累加/减单元支持有符号数、无符号数及混合符号数的乘法、乘累加/减运算,并支持多种舍入的乘法、乘累加/减运算。该单元采用了改进的Booth算法和Wallace树结构,简化了部分积的产生,及部分积符号的扩展;优化了Wallace树的连接结构,及后续多个操作数的处理次序,从而显著地提高了乘累加/减器的速度。该设计综合考虑了高性能通用DSP对乘累加/减器的要求,作为某高速高性能定点DSP的一部分,已经实现了RTL电路设计、功能仿真、和PC综合,并准备流片且进行FPGA系统开发板的芯片验证。; 关键词高速乘累加/减器并行 BOOTH算法 WALLACE树; Keywords high speed multiply-accumulate （mac） unit parallel Modified Booth Algorithm Wallace Tree; 分类号 TN792 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名二进制张量分解法简化神经网络推理计算: 5; 作者郝一帆杜子东支天; 机构中国科学院计算技术研究所智能处理器研究中心中国科学院大学; 出处《高技术通讯》 CAS 2022年第7期687-695,共9页; 基金国家重点研发计划(2017YFB1003101,2018AAA0103300,2017YFA0700900) 国家自然科学基金(61532016,61732007)资助项目。; 文摘针对现有的简化神经网络推理计算方法面临模型精度下滑及重训练带来的额外开销问题,本文提出一种在比特级减少乘积累加运算(MAC)的乘加操作数的二进制张量分解法(IBTF)。该方法利用张量分解消除多个卷积核之间由于权值比特位重复导致的计算重复,并保持计算结果不变,即无需重训练。在比特级简化模型计算的IBTF算法与量化、稀疏等数据级简化方法正交,即可以协同使用,从而进一步减少MAC计算量。实验结果表明,在多个主流神经网络中,相较于量化与稀疏后的模型,IBTF进一步使计算量减少了3.32倍,并且IBTF在不同卷积核大小、不同权值位宽及不同稀疏率的卷积运算中都发挥了显著的效果。; 关键词神经网络二进制张量分解(IBTF) 乘积累加运算(mac); Keywords neural network identical binary tensor factorization(IBTF) multiply-accumulate(mac); 分类号 TP183 [自动化与计算机技术—控制理论与控制工程]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	高速FIR滤波器设计与FPGA实现	鲁迎春李祥汪壮兵	《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心	2007	4	在线阅读下载PDF 职称材料
2	一种支持SIMD指令的流水化可拆分乘加器结构	李东晓	《计算机工程》 CAS CSCD 北大核心	2006	2	在线阅读下载PDF 职称材料
3	一种低延迟高吞吐率的浮点整型乘累加单元	沈俊沈海斌虞玉龙	《计算机工程》 CAS CSCD	2013	1	在线阅读下载PDF 职称材料
4	一种旨在优化速度的多功能乘累加器设计	张晓潇陈杰韩亮林川	《科学技术与工程》	2006	0	在线阅读下载PDF 职称材料
5	二进制张量分解法简化神经网络推理计算	郝一帆杜子东支天	《高技术通讯》 CAS	2022	0	在线阅读下载PDF 职称材料