期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
多值编码遗传算法 被引量:5
1
作者 邱小平 汤永川 +1 位作者 孟丹 徐扬 《西南交通大学学报》 EI CSCD 北大核心 2003年第2期227-230,共4页
针对经典遗传算法过早收敛,不利于保留种群多样性的问题,提出一种采用k阶扩展二进制编码的多值编码遗传算法.该算法可以更好地保留种群的多样性,更容易达到全局的最优点,应用结果比较也证实了多值编码遗传算法比经典遗传算法具有更好的... 针对经典遗传算法过早收敛,不利于保留种群多样性的问题,提出一种采用k阶扩展二进制编码的多值编码遗传算法.该算法可以更好地保留种群的多样性,更容易达到全局的最优点,应用结果比较也证实了多值编码遗传算法比经典遗传算法具有更好的优化效果. 展开更多
关键词 多值编码遗传算法 种群多样性 二进制运算 k阶扩展二进制编码 全局最优点
在线阅读 下载PDF
EBPSK解调器中利用SVM概率输出的LDPC译码 被引量:5
2
作者 陈贤卿 吴乐南 《信号处理》 CSCD 北大核心 2011年第9期1286-1290,共5页
为了改善扩展的二元相移键控(EBPSK)系统在低信噪比下的误码率性能,引入了低密度奇偶校验码(LDPC)。EBPSK解调器借助特殊的冲击滤波器提高能量利用率,却增加了获得后验概率信息用于译码的困难。本文引入支持向量机(SVM)方法在滤波器输... 为了改善扩展的二元相移键控(EBPSK)系统在低信噪比下的误码率性能,引入了低密度奇偶校验码(LDPC)。EBPSK解调器借助特殊的冲击滤波器提高能量利用率,却增加了获得后验概率信息用于译码的困难。本文引入支持向量机(SVM)方法在滤波器输出信号中选取少量采样点进行概率输出并进行LDPC译码,仿真显示可得到较高的信噪比增益。同时,本文还仿真对比了不同采样频率及不同方式获得的后验概率信息对系统译码性能的影响,表明基于SVM的方法在低采样率和低信噪比条件下便可获得较为精确的后验概率,因此,在EBPSK系统中采用SVM方法获得后验概率信息用于LDPC译码是一种较为有效的方式。 展开更多
关键词 支持向量机 低密度奇偶校验码 扩展的二元相移键控 后验概率 误码率
在线阅读 下载PDF
多元LDPC译码器的设计与实现 被引量:1
3
作者 黎海涛 杨磊磊 +1 位作者 刘飞 袁海英 《高技术通讯》 CAS CSCD 北大核心 2013年第12期1299-1307,共9页
针对一般多元LDPC译码器时延大、吞吐量低的局限,设计了一种基于EMS算法的新型多元LDPC译码器。它根据前向后向算法规则,以3路单步运算单元完成校验节点更新,使得所需时钟周期约降为一般结构的1/3;采用低复杂度全并行运算的变量节点信... 针对一般多元LDPC译码器时延大、吞吐量低的局限,设计了一种基于EMS算法的新型多元LDPC译码器。它根据前向后向算法规则,以3路单步运算单元完成校验节点更新,使得所需时钟周期约降为一般结构的1/3;采用低复杂度全并行运算的变量节点信息更新单元,无需利用前向后向算法将更新过程分解为多个单步运算,消除了变量节点更新的递归计算;采用新的双进双出信息调度算法,进一步降低了变量节点更新复杂度且提高了译码器吞吐量。通过Xilinx Virtex-4平台对一个GF(16)域上(480,360)的准循环多元LDPC码进行了综合仿真,结果表明,它以较小的逻辑资源消耗为代价提高了近3倍的吞吐量。 展开更多
关键词 扩展最小和 多元LDPC码 FPGA 吞吐量
在线阅读 下载PDF
随机极性MCP-EBPSK传输性能 被引量:1
4
作者 靳一 吴乐南 +1 位作者 冯熳 邓蕾 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2012年第6期1031-1035,共5页
为提高随机极性的修正连续相位扩展二元相移键控(MCP-EBPSK)调制信号的传输性能,对比了AWGN信道上自适应门限判决、BP神经网络和支持向量机(SVM)判决3种解调方式的解调性能,并引入了RS码和规则LDPC码来进行改善.根据随机极性MCP-EBPSK... 为提高随机极性的修正连续相位扩展二元相移键控(MCP-EBPSK)调制信号的传输性能,对比了AWGN信道上自适应门限判决、BP神经网络和支持向量机(SVM)判决3种解调方式的解调性能,并引入了RS码和规则LDPC码来进行改善.根据随机极性MCP-EBPSK调制原理和数字冲击滤波器特殊滤波机理,设计了基于自适应门限判决、BP神经网络和SVM的解调器.同时,在这3种解调方式性能均不佳时,对RS码和规则LDPC编码的随机极性MCP-EBPSK传输性能进行了仿真.仿真结果表明:在AWGN信道上,自适应门限判决、BP神经网络和SVM三种解调方式的解调性能相差不大;当采用自适应门限判决且误码率为10-4时,RS码和规则LDPC码的编码增益分别约为4 dB和7 dB.因此,引入信道编码可显著改善随机极性MCP-EBPSK的传输性能. 展开更多
关键词 修正连续相位扩展二元相移键控 自适应门限判决 BP神经网络 支持向量机 数字冲击滤波器 编码增益
在线阅读 下载PDF
基于扩展Dewey编码的XML结构连接算法 被引量:1
5
作者 杨扬 李海歌 《计算机工程与设计》 CSCD 北大核心 2012年第7期2842-2846,共5页
为有效实现XML文档查询,减少查询时结构连接的扫描代价,分析了基于归并思想的结构连接算法查询效率低的原因,充分利用XML数据的结构特点,提出了能够直接判断结点间结构关系的扩展Dewey编码,基于该编码的改进的Stack-Tree-Desc结构连接... 为有效实现XML文档查询,减少查询时结构连接的扫描代价,分析了基于归并思想的结构连接算法查询效率低的原因,充分利用XML数据的结构特点,提出了能够直接判断结点间结构关系的扩展Dewey编码,基于该编码的改进的Stack-Tree-Desc结构连接算法。应用扩展的Dewey编码,缩短了编码长度,降低了空间成本。改进的Stack-Tree-Desc算法引入二分查找快速跳过不需要参与连接的结点,减少了AList和DList列表中被扫描的结点数量,提高了查询效率。理论分析和实验结果表明了该编码方案以及结构连接算法的准确性和有效性。 展开更多
关键词 可扩展标记语言 扩展Dewey编码 结构连接算法 二分查找 查询效率
在线阅读 下载PDF
DS-SS/EBPSK调制的码分多址研究
6
作者 张鹏 吴乐南 《电信科学》 北大核心 2015年第1期41-45,58,共5页
为了实现直序扩频扩展的二元相移键控(DS-SS/EBPSK)调制的多址通信,研究了一种DS-SS/EBPSK调制的码分多址实现方法。首先对DS-SS/EBPSK调制信号进行分析,公式化表述了DS-SS/EBPSK的调制过程,得到了可用于解扩和码分多址的等效扩频序列;... 为了实现直序扩频扩展的二元相移键控(DS-SS/EBPSK)调制的多址通信,研究了一种DS-SS/EBPSK调制的码分多址实现方法。首先对DS-SS/EBPSK调制信号进行分析,公式化表述了DS-SS/EBPSK的调制过程,得到了可用于解扩和码分多址的等效扩频序列;在此基础上,设计了相关接收机对DS-SS/EBPSK调制信号进行检测,利用不同用户扩频序列互相关很小的特点实现多址传输;最后以m序列为例,仿真了期望用户的误码性能与用户数量和m序列周期长度的关系。仿真结果验证了此种码分多址实现方式的可行性,同时也表明多用户的干扰程度取决于扩频序列之间的互相关性。 展开更多
关键词 扩展的二元相移键控 直序扩频 码分多址 M序列 互相关性
在线阅读 下载PDF
LDPC编码的随机极性CP-EBPSK系统
7
作者 陈贤卿 吴乐南 《信号处理》 CSCD 北大核心 2012年第12期1650-1655,共6页
随机极性的连续相位扩展二元相移键控(CP-EBPSK)是一种高频谱效率的调制技术,特殊的冲击滤波器使得门限判决解调成为可能,为了进一步改善其在低信噪比下的误码率性能,引入低密度奇偶校验(LDPC)码作为信道编码。精确的后验概率估计对于... 随机极性的连续相位扩展二元相移键控(CP-EBPSK)是一种高频谱效率的调制技术,特殊的冲击滤波器使得门限判决解调成为可能,为了进一步改善其在低信噪比下的误码率性能,引入低密度奇偶校验(LDPC)码作为信道编码。精确的后验概率估计对于译码性能至关重要,但解调方式的特殊性给获取后验概率带来困难。本文引入并分析了贝叶斯方法和支持向量机(SVM)以及两种基于判决门限的后验概率估计法。仿真结果表明,基于SVM和贝叶斯方法较基于判决门限的后验概率估计法更加精确,解调性能可提升8dB-9dB,但在解调之前对需要对码元进行训练,因而复杂度也相对较高;而基于判决门限的后验概率估计法不需要这一过程,因而实现较为简单,性能也可提升7dB以上。所以,在随机极性的CP-EBPSK系统中利用后验概率估计法作为LDPC码译码初始化较为有效。 展开更多
关键词 随机极性连续相位扩展的二元相移键控 低密度奇偶校验码 后验概率 误码率
在线阅读 下载PDF
多元LDPC译码器设计 被引量:1
8
作者 刘飞 黎海涛 《信号处理》 CSCD 北大核心 2012年第3期397-403,共7页
在多元低密度奇偶校验码(NB-LDPC)的扩展最小和译码算法(EMS)中,由于消息向量的递归计算和校验/变量节点信息之间的迭代交换,导致译码器存在较大延迟。针对此问题本文提出了一种新型译码器结构,它优化了校验节点更新单步运算单元,根据... 在多元低密度奇偶校验码(NB-LDPC)的扩展最小和译码算法(EMS)中,由于消息向量的递归计算和校验/变量节点信息之间的迭代交换,导致译码器存在较大延迟。针对此问题本文提出了一种新型译码器结构,它优化了校验节点更新单步运算单元,根据前向后向算法规则,以3路单步运算单元完成校验节点更新,硬件资源消耗略有增加,但所需时钟周期约降为一般结构的1/3;并采用全并行运算的变量节点信息更新单元,无需利用前向后向算法将更新过程分解为多个单步运算,消除了变量节点更新的递归计算,且具有低复杂度低延时等优点,并在现场可编程门阵列(FPGA)Xilinx Virtex-4(XC4VLX200)平台上对一个GF(16)域上(480,360)的准循环多元LDPC码进行了综合仿真。仿真结果证明,设计的译码器在较小资源消耗条件下能成倍提高吞吐量。 展开更多
关键词 扩展最小和 多元LDPC码 硬件结构 吞吐量
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部