期刊文献+
共找到161篇文章
< 1 2 9 >
每页显示 20 50 100
从Verilog到VHDL的翻译器VtoV的设计与实现 被引量:3
1
作者 蒋敬旗 刁岚松 刘明业 《北京理工大学学报》 EI CAS CSCD 北大核心 2001年第1期40-43,共4页
研究硬件描述语言 Verilog和 VHDL共有的语言特性 ,研制 SUN SPARC2工作站环境下的翻译系统 .在 SUN SPARC2工作站平台上使用 C++提取出了一组通用的硬件数据结构 ,可以进行代码重用 .在 SUN SPARC2工作站上设计和实现了一个从硬件描述... 研究硬件描述语言 Verilog和 VHDL共有的语言特性 ,研制 SUN SPARC2工作站环境下的翻译系统 .在 SUN SPARC2工作站平台上使用 C++提取出了一组通用的硬件数据结构 ,可以进行代码重用 .在 SUN SPARC2工作站上设计和实现了一个从硬件描述语言 Verilog到 VHDL的翻译器 Vto V.该翻译器能够实现从 Verilog的行为子集到VHDL的转换 . 展开更多
关键词 硬件描述语言 VERILOG Vhdl 翻译器
在线阅读 下载PDF
运用VHDL实现数字信号处理 被引量:11
2
作者 刘玉钦 吴国强 《电子测量与仪器学报》 CSCD 2008年第S2期145-148,共4页
本文在综合多种数字信号系统设计方式优缺点的基础上,重点介绍用VHDL[Very High Speed Integrated Circuit(VHSIC)Hardware Description Language]语言在硬件芯片FPGA/CPLD上进行数字信号处理,设计移位相加硬件乘法器,实现快速乘法功能... 本文在综合多种数字信号系统设计方式优缺点的基础上,重点介绍用VHDL[Very High Speed Integrated Circuit(VHSIC)Hardware Description Language]语言在硬件芯片FPGA/CPLD上进行数字信号处理,设计移位相加硬件乘法器,实现快速乘法功能,并以Altera公司的ACEX1K系列产品作为硬件,将Max+plusⅡ软件作为开发工具,进行设计编码、功能仿真和硬件测试。 展开更多
关键词 乘法器 硬件描述语言 数字信号处理
在线阅读 下载PDF
基于VHDL之CPU设计与实践 被引量:13
3
作者 徐爱萍 张玉萍 涂国庆 《实验室研究与探索》 CAS 北大核心 2014年第5期120-124,共5页
随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调... 随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调试成功。本文研究了基于VHDL的灵活方便的CPU设计过程,该设计由取指、指令译码、指令执行、存储器接口、通用寄存器组和寄存器输出六个组成部分,最后通过调试软件直接观察寄存器的值来验证了设计的准确性。本研究方法对改革该课程的整机实习,发挥学生的主动能动性,提高学生的自主创造能力具有很好的指导意义和实际参考价值。 展开更多
关键词 计算机组成原理 CPU设计 整机实习 Vhdl
在线阅读 下载PDF
FT-Format:一种可配置的硬件代码快速格式化工具
4
作者 陈桂湘 刘胜 郭阳 《计算机工程与科学》 北大核心 2025年第6期958-967,共10页
在集成电路设计领域,规范硬件代码的格式是容易被忽视但至关重要的,它直接影响代码的可读性和可维护性。虽然现有的代码格式化工具已得到广泛应用,但它们确实存在固有的局限,尤其是对于硬件描述语言支持度不高。为了弥补这一缺陷,对主... 在集成电路设计领域,规范硬件代码的格式是容易被忽视但至关重要的,它直接影响代码的可读性和可维护性。虽然现有的代码格式化工具已得到广泛应用,但它们确实存在固有的局限,尤其是对于硬件描述语言支持度不高。为了弥补这一缺陷,对主流的格式化工具进行评估后提出了基于Python语言的硬件代码格式化工具FT-Format,实现了快速高效的格式化处理流程并且允许用户自定义调整格式化过程。为了定量评估工具的处理质量,设计了2种错误格式自检算法。结果表明,FT-Format平均每秒可处理25381行代码,并通过了错误格式自检算法的验证,进一步等价性验证的结果证明FTFormat维持了硬件代码处理前后的逻辑一致性。 展开更多
关键词 硬件描述语言 格式化 高效 可配置
在线阅读 下载PDF
VHDL语言中断言语句及其综合方法研究 被引量:3
5
作者 吴建国 刘明业 孙元 《计算机学报》 EI CSCD 北大核心 1998年第10期929-932,共4页
国内外学者普遍认为,硬件描述语言VHDL中断言语句是面向模拟的,其不能综合或不要综合,综合系统应忽略或不支持.本文给出了相反的论点:VHDL中断言语句应该综合,其中限制条件的补表达式可作为随意条件用于综合时化简.文中论述了综... 国内外学者普遍认为,硬件描述语言VHDL中断言语句是面向模拟的,其不能综合或不要综合,综合系统应忽略或不支持.本文给出了相反的论点:VHDL中断言语句应该综合,其中限制条件的补表达式可作为随意条件用于综合时化简.文中论述了综合断言语句的合理性、必要性和方便性,并给出了综合并行和串行断言语句的方法. 展开更多
关键词 硬件描述语言 断言语句 综合 Vhdl语言
在线阅读 下载PDF
VHDL和ISP逻辑器件在光栅数显装置中的应用 被引量:2
6
作者 金喜平 姬立红 庞杰 《沈阳工业大学学报》 EI CAS 2001年第1期39-42,共4页
随着在系统可编程技术的发展及日趋成熟,利用可编程逻辑器件( PLD)进行大规模电路的集成化设计成为可能 .对当今最流行的系统设计技术 VHDL和在系统可编程( ISP)逻辑器件作一简要介绍,并设计了一种高集成度的光栅数显装置,明显... 随着在系统可编程技术的发展及日趋成熟,利用可编程逻辑器件( PLD)进行大规模电路的集成化设计成为可能 .对当今最流行的系统设计技术 VHDL和在系统可编程( ISP)逻辑器件作一简要介绍,并设计了一种高集成度的光栅数显装置,明显地减少了所用 IC数量和印制版制作的复杂度,显著地提高了系统平均无故障工作时间和系统的可靠性 . 展开更多
关键词 专用集成电路 在系统编程 光栅数显装置 Vhdl ISP 逻辑器件
在线阅读 下载PDF
VHDL语言在电子设计自动化中的应用 被引量:2
7
作者 张晓军 解大 陈陈 《电力自动化设备》 EI CSCD 北大核心 2002年第5期32-34,共3页
介绍了VHDL语言及其基本特点和VHDL强大的仿真工具Active VHDL ,并结合例子描述了VHDL语言在数字电路设计仿真调试阶段所起的重要作用 ,仿真通过之后需要进行综合才能完成设计工作。结合使用VHDL的仿真和综合工具进行电子设计自动化设... 介绍了VHDL语言及其基本特点和VHDL强大的仿真工具Active VHDL ,并结合例子描述了VHDL语言在数字电路设计仿真调试阶段所起的重要作用 ,仿真通过之后需要进行综合才能完成设计工作。结合使用VHDL的仿真和综合工具进行电子设计自动化设计的实际芯片取得了令人满意的结果。 展开更多
关键词 Vhdl语言 电子设计自动化 仿真 硬件描述语言 数字电路
在线阅读 下载PDF
Verilog HDL与SystemC的语法等效性 被引量:2
8
作者 张雅绮 王琨 崔志刚 《天津大学学报(自然科学与工程技术版)》 EI CAS CSCD 北大核心 2004年第9期842-846,共5页
针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与VerilogHDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的VerilogHDL的描述总可以在Sys... 针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与VerilogHDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的VerilogHDL的描述总可以在SystemC中找到对应描述;开发EDA设计工具,实现从VerilogHDL描述的知识产权自动转换到SystemC描述是可行的. 展开更多
关键词 系统级描述语言 VERILOG hdl SYSTEMC 语法等效性
在线阅读 下载PDF
基于HDL仿真的同步时序电路演化方法 被引量:1
9
作者 娄建安 崔新风 +1 位作者 张之武 褚杰 《计算机工程》 CAS CSCD 北大核心 2011年第18期249-251,共3页
时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应... 时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行。四倍分频器电路演化实验结果验证了该方法的可行性与有效性。 展开更多
关键词 外部演化 同步时序电路 电路仿真 硬件描述语言 进化策略
在线阅读 下载PDF
基于VHDL语言的参数化设计方法 被引量:9
10
作者 孙延腾 吴艳霞 顾国昌 《计算机工程与应用》 CSCD 北大核心 2010年第31期68-71,共4页
随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法... 随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法在不同的应用领域中,也会需要对其规模进行改变。设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术。首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制。所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点。实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案。 展开更多
关键词 现场可编程门阵列 Vhdl 可移植性 参数化设计 HMMer
在线阅读 下载PDF
VHDL数字系统设计实验教学研究 被引量:6
11
作者 廖荣 李蓓 +1 位作者 张振杰 李宇威 《实验室研究与探索》 CAS 北大核心 2017年第12期227-229,289,共4页
VHDL数字系统设计实验课程已建成立体化教学资源,自主开发了EDA实验平台,建成含课堂视频、实验指导视频、电子教案、网上信息发布、师生互动等的课程网站;还精心设计了实验内容,安排了由浅入深的基本模块电路设计、简单综合设计、接近... VHDL数字系统设计实验课程已建成立体化教学资源,自主开发了EDA实验平台,建成含课堂视频、实验指导视频、电子教案、网上信息发布、师生互动等的课程网站;还精心设计了实验内容,安排了由浅入深的基本模块电路设计、简单综合设计、接近工程实际的复杂设计3个层次实验;改革实验教学方法,提供全方位的实验教学指导;加强学生实验过程管理,开发并使用了现场电脑打分系统;完善有效的实验考核方案。结果表明:该一系列措施在实验教学体系建设方面取得了较好成绩,使实践课达到了教学直观和知识系统化的目的,学生普遍反映受益匪浅。 展开更多
关键词 超高速集成电路硬件描述语言 数字系统设计 现场可编程门阵列 实验教学 系统化
在线阅读 下载PDF
VHDL设计电路优化探讨 被引量:3
12
作者 邵清亮 张振川 《现代电子技术》 2004年第9期15-16,共2页
CPL D/ F PGA设计越来越复杂 ,使用硬件描述语言设计可编程逻辑电路已经被广泛采用。在应用 V HDL语言开发的过程中注意综合质量优化也显得日益重要。文中对应用 VH DL 时优化其综合质量给出了几点探讨。
关键词 硬件描述语言 综合质量 优化 Vhdl
在线阅读 下载PDF
用PLD芯片和AHDL语言进行交通灯控制器设计 被引量:6
13
作者 李国丽 《合肥工业大学学报(自然科学版)》 CAS CSCD 2002年第4期545-548,共4页
交通信号灯控制器是数字电路的经典问题 ,通常的设计方法基于中、小规模集成电路进行 ,电路元件多、接线复杂、故障率高。大规模集成电路的发展、EDA技术的出现 ,使数字电路的设计进入了一个崭新阶段。PL D芯片属于大规模集成电路 ,其... 交通信号灯控制器是数字电路的经典问题 ,通常的设计方法基于中、小规模集成电路进行 ,电路元件多、接线复杂、故障率高。大规模集成电路的发展、EDA技术的出现 ,使数字电路的设计进入了一个崭新阶段。PL D芯片属于大规模集成电路 ,其种类很多 ,内部结构也不同 ,但共同的特点是体积小、使用方便。文章介绍了用 A HDL 语言设计交通灯控制器的方法 ,并在 MAXPL U S2系统对 PL D芯片进行下载 ,由于生成的是集成化的数字电路 ,没有传统设计中的接线问题 ,所以故障率低、可靠性高 ,而且体积非常小。说明了 展开更多
关键词 PLD芯片 Ahdl 设计 硬件描述语言 可编程逻辑器件 交通灯控制器 数字电路
在线阅读 下载PDF
16QAM调制器的AHDL语言设计与实现 被引量:1
14
作者 孟利民 周利民 +1 位作者 朱健军 陈张健 《浙江工业大学学报》 CAS 2002年第5期409-415,共7页
现代通信越来越依靠全数字处理技术 ,本文介绍了用Altera开发系统的硬件描述语言(AHDL)实现全数字正交幅度调制 1 6QAM调制器的思想和方法。如何将全数字算法用硬件描述语言实现具有一定的灵活性和创新性 ,本文给出了这方面设计的思路... 现代通信越来越依靠全数字处理技术 ,本文介绍了用Altera开发系统的硬件描述语言(AHDL)实现全数字正交幅度调制 1 6QAM调制器的思想和方法。如何将全数字算法用硬件描述语言实现具有一定的灵活性和创新性 ,本文给出了这方面设计的思路和具体的设计过程。事实上 ,我们已经用可编程芯片FLEX1 0K系列中的EPF1 0K1 0LC84 4实现了整个设计 ,并在PCB板上验证了功能的正确性 ,得到了较满意的波形。虽然我们的设计还有欠缺 ,如 :未考虑数字成形滤波器 ,调制器的速度也较低 ,但我们的设计具有可行性和先进性 ,对其他的全数字调制器如QP SK、64QAM等的实现具有重要的指导意义。 展开更多
关键词 16QAM调制器 Ahdl语言 设计 查找表
在线阅读 下载PDF
VHDL-C++翻译器设计与实现 被引量:2
15
作者 吴清平 刘明业 《软件学报》 EI CSCD 北大核心 2002年第11期2201-2207,共7页
VHDL(VHSIC(very high speed integrated circuit) hardware description language)是描述数字系统的硬件描述语言,C++是编写顺序语句程序的高级编程语言.VHDL编译型模拟器需要采用具有顺序特征的C++语句表征具有并发特征的VHDL电路设计... VHDL(VHSIC(very high speed integrated circuit) hardware description language)是描述数字系统的硬件描述语言,C++是编写顺序语句程序的高级编程语言.VHDL编译型模拟器需要采用具有顺序特征的C++语句表征具有并发特征的VHDL电路设计.提出了一种面向对象的VHDL-C++翻译方法,充分利用了这两种语言的面向对象的特征,采用C++类来描述VHDL的实体、结构体及进程等元素,并通过一个C++模拟调度核心完成了用顺序语句描述并发电路的工作.通过此方法可将VHDL源描述转化为功能等价的C++代码,并在模拟调度核心的调度下,使用顺序语句模拟出数字系统并发功能,完成编译型模拟器的构造,实现VHDL的高速模拟.用这种翻译方法翻译出来的C++代码具有结构清晰、可扩充性强的特点,与模拟核心形成的编译型模拟器的模拟速度相比,解释型模拟器速度有较大提高.该方法已在模拟系统中得以成功应用.最后给出了部分试验结果,进一步说明了算法的效率和优点. 展开更多
关键词 翻译器 设计 Vhdl语言 C++语言 面向对象
在线阅读 下载PDF
VHDL编译器的设计与研究 被引量:1
16
作者 牛之贤 段富 +1 位作者 程明琦 唐洪玉 《太原理工大学学报》 CAS 2002年第1期29-31,共3页
简要介绍了 VHDL语言的发展 ,详细讨论了 VHDL语言编译器的设计 ;对预处理、词法分析、文法处理、语法分析、语义分析、出错处理 6个模块进行了介绍 ,同时设计了源描述编译的中间数据格式。
关键词 Vhdl 硬件描述语言 中间数据格式 编译器 设计
在线阅读 下载PDF
适应调试功能的VHDL模型及模拟算法 被引量:2
17
作者 边计年 卢峰 郭芳 《计算机学报》 EI CSCD 北大核心 1997年第11期996-1002,共7页
本文提出一个适应调试功能的VHDL模型及VHDL模拟算法──VSIM.它与可视化VHDL原理图输入工具VDES和高级图形调试器VDBX结合在一起,为设计者检查、修改自己的设计提供了极大的便利.该模拟器采用层次式结构行... 本文提出一个适应调试功能的VHDL模型及VHDL模拟算法──VSIM.它与可视化VHDL原理图输入工具VDES和高级图形调试器VDBX结合在一起,为设计者检查、修改自己的设计提供了极大的便利.该模拟器采用层次式结构行为混合模型,保存VHDL描述的所有信息和结构,以利于实现调试功能.模拟算法采用基于进程的事件驱动算法及层次式模块调用算法,并提供模拟时间、语句行、模块(包括元件、进程和子程序)、信号/变量、条件等各种中断类型并能继续模拟. 展开更多
关键词 硬件描述语言 Vhdl语言 Vhdl模拟 算法
在线阅读 下载PDF
基于VHDL的数字系统设计和优化 被引量:4
18
作者 黄良俊 王汝传 《南京邮电学院学报(自然科学版)》 2003年第1期81-84,90,共5页
基于VHDL的数字系统设计具有设计技术齐全、方法灵活、支持广泛等优点,同时也是EDA技术的重要组成部分。通过设计实例,比较详尽地介绍了利用VHDL语言进行数字电路系统设计的流程结构和技术特征,并对设计的优化进行深入的研究和讨论。
关键词 Vhdl 可编程逻辑器件 现场可编程门阵列 硬件描述语言 电子设计自动化 设计优化 数字电路 自顶向下设计方法
在线阅读 下载PDF
基于Verilog HDL出租车计费系统的研制
19
作者 高健 刘向峰 +1 位作者 赖谨 戴路红 《实验室研究与探索》 CAS 2004年第10期49-52,共4页
以上海地区的出租车计费器为例,利用VerilogHDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越... 以上海地区的出租车计费器为例,利用VerilogHDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS 软件调试、优化,下载到EPF10K10TC144-3芯片中,可应用于实际的出租车收费系统。 展开更多
关键词 VERILOG hdl 电子自动化设计 硬件描述语言 MAX+PLUSⅡ
在线阅读 下载PDF
IHDL语言与测试生成系统
20
作者 陈传波 胡迎松 +2 位作者 肖道举 欧阳星明 黄沛然 《小型微型计算机系统》 CSCD 北大核心 1996年第1期37-42,共6页
本文详细地介绍了一种集成式硬件描述语言(IHDL)和与IHDL相适配的门级电路测试生成系统,实现了从硬件描述语言编译器到自动测试生成的完整系统。从我们的理论分析和实验结果来看,这种完整的系统作为EDACAD中的重要环... 本文详细地介绍了一种集成式硬件描述语言(IHDL)和与IHDL相适配的门级电路测试生成系统,实现了从硬件描述语言编译器到自动测试生成的完整系统。从我们的理论分析和实验结果来看,这种完整的系统作为EDACAD中的重要环节是可行的,也是有效的。 展开更多
关键词 硬件描述语言 测试生成 算法复杂性
在线阅读 下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部