期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
10 kV SiC LBD-MOSFET结构设计与特性研究
被引量:
3
1
作者
文译
陈致宇
+3 位作者
邓小川
柏松
李轩
张波
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2021年第4期520-526,共7页
针对SiC MOSFET体二极管双极退化效应,该文提出了一种集成低势垒二极管的10 kV SiC MOSFET器件新结构(LBD-MOSFET)。该结构通过在一侧基区上方注入N阱,降低了漏源间的电子势垒,从而在元胞中形成一个低势垒二极管(LBD)。当LBD-MOSFET在...
针对SiC MOSFET体二极管双极退化效应,该文提出了一种集成低势垒二极管的10 kV SiC MOSFET器件新结构(LBD-MOSFET)。该结构通过在一侧基区上方注入N阱,降低了漏源间的电子势垒,从而在元胞中形成一个低势垒二极管(LBD)。当LBD-MOSFET在第三象限工作时,低的电子势垒使LBD以更低的源漏电压开启,有效避免了体二极管开通所导致的双极退化效应。二维数值分析结果表明,SiC LBD-MOSFET的击穿电压达13.5 kV,第三象限开启电压仅为1.3 V,相比传统结构降低48%,可有效降低器件第三象限导通损耗。同时,由于LBD-MOSFET具有较小的栅漏交叠面积,其栅漏电容仅为1.0 pF/cm^(2),器件的高频优值为194 mΩ·pF,性能相比传统结构分别提升了81%和76%。因此,LBD-MOSFET适用于高频高可靠性电力电子系统。
展开更多
关键词
击穿电压
栅漏电容
低势垒
碳化硅
第三象限
在线阅读
下载PDF
职称材料
多晶硅薄膜晶体管的栅电容模型
被引量:
2
2
作者
邓婉玲
《液晶与显示》
CAS
CSCD
北大核心
2011年第2期178-182,共5页
多晶硅薄膜晶体管具有独特的栅电容特性,即泄漏区中栅源电容的反常增大和饱和区中栅漏电容由于kink效应的增大。基于Meyer模型,考虑了泄漏产生效应和kink效应,对多晶硅薄膜晶体管的栅漏电容和栅源电容特性进行了建模研究。对实验数据进...
多晶硅薄膜晶体管具有独特的栅电容特性,即泄漏区中栅源电容的反常增大和饱和区中栅漏电容由于kink效应的增大。基于Meyer模型,考虑了泄漏产生效应和kink效应,对多晶硅薄膜晶体管的栅漏电容和栅源电容特性进行了建模研究。对实验数据进行拟合发现,提出的模型与实验数据符合得较好,能准确地预测多晶硅薄膜晶体管的栅电容特性。
展开更多
关键词
多晶硅薄膜晶体管
栅漏电容
栅源电容
模型
在线阅读
下载PDF
职称材料
复合多晶硅栅LDMOS的特性研究
3
作者
洪琪
陈军宁
+3 位作者
柯导明
刘磊
高珊
刘琦
《半导体技术》
CAS
CSCD
北大核心
2008年第3期227-230,共4页
提出了一种应用于射频领域的复合多晶硅栅LDMOS结构(DMG-LDMOS),并给出了工艺实现方法。此结构采用了栅工程的概念,所设计的栅电极由S-栅和D-栅两块电极并列组成,其中,S-栅采用功函数较高的p+多晶硅;D-栅采用功函数较低的n+多晶硅。MED...
提出了一种应用于射频领域的复合多晶硅栅LDMOS结构(DMG-LDMOS),并给出了工艺实现方法。此结构采用了栅工程的概念,所设计的栅电极由S-栅和D-栅两块电极并列组成,其中,S-栅采用功函数较高的p+多晶硅;D-栅采用功函数较低的n+多晶硅。MEDICI对n沟道DMG-LDMOS和n沟道普通LDMOS的模拟结果表明,该结构能够提高器件的沟道载流子速度,从而增加器件的跨导值,并且该结构在提高器件击穿电压的同时还能提高器件的截止频率。
展开更多
关键词
复合栅
截止频率
功函数
横向扩散金属氧化物
栅源电容
栅漏电容
在线阅读
下载PDF
职称材料
基于有源网络和受控辅助电阻支路的有源电感
被引量:
1
4
作者
吕晓强
张万荣
+5 位作者
谢红云
金冬月
杨坤
王娜
温晓伟
杜成孝
《半导体技术》
CSCD
北大核心
2017年第6期436-440,447,共6页
针对传统共漏-共栅-共源(CD-CG-CS)有源电感的不足,结合有源网络和受控辅助电阻支路,设计了一款具有大电感值,且可在不同频率下获得高Q峰值和在同一频率下对Q峰值进行大范围调谐的新型有源电感。基于TSMC 0.18μm CMOS工艺,利用安捷伦...
针对传统共漏-共栅-共源(CD-CG-CS)有源电感的不足,结合有源网络和受控辅助电阻支路,设计了一款具有大电感值,且可在不同频率下获得高Q峰值和在同一频率下对Q峰值进行大范围调谐的新型有源电感。基于TSMC 0.18μm CMOS工艺,利用安捷伦公司的射频电路设计工具ADS软件对其进行仿真验证。仿真结果表明:当调节有源网络偏置时,在2.48~2.87 GHz的工作频带内,取得了10.89~13.16 nH的大电感值,在2.48,2.74和2.87 GHz三个不同频率下,分别取得了9 997,4 015和2 717的高Q峰值。当调节受控辅助电阻支路偏置时,在工作频率为3.10 GHz下,取得了11.65~17.61 n H的大电感值,Q峰值可在616~3 823之间进行大范围调谐。用Cadence Virtuoso工具进行版图设计,新型有源电感的版图面积较小,仅为21.5μm×34.4μm。
展开更多
关键词
共漏-共栅-共源(CD-
cg
-CS)
有源电感
有源网络
受控辅助电阻支路
高Q值
在线阅读
下载PDF
职称材料
新型低栅源漏电容射频LDMOS器件设计
5
作者
马荣晶
刘斯扬
+1 位作者
魏家行
孙伟锋
《电子器件》
CAS
北大核心
2015年第6期1228-1231,共4页
为了降低栅源寄生电容C_(gs),提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容C_(gs)的影响,并结合传统的射频LDMOS基本结构对其进行优...
为了降低栅源寄生电容C_(gs),提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容C_(gs)的影响,并结合传统的射频LDMOS基本结构对其进行优化设计。结果表明:这种新型结构与传统的射频LDMOS器件结构相比,使得器件的栅源寄生电容最大值降低了15.8%,截止频率提高了7.6%,且器件的阈值电压和击穿电压可以维持不变。
展开更多
关键词
射频LDMOS
栅源寄生电容
cgs
Tsuprem4
优化
在线阅读
下载PDF
职称材料
题名
10 kV SiC LBD-MOSFET结构设计与特性研究
被引量:
3
1
作者
文译
陈致宇
邓小川
柏松
李轩
张波
机构
电子科技大学电子科学与工程学院
电子科技大学广东电子工程信息研究院
南京电子器件研究所宽禁带半导体电力电子器件国家重点实验室
出处
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2021年第4期520-526,共7页
基金
国家科技重点研发计划(2017YFB0102302)
广东省自然科学基金(2019A1515012085)。
文摘
针对SiC MOSFET体二极管双极退化效应,该文提出了一种集成低势垒二极管的10 kV SiC MOSFET器件新结构(LBD-MOSFET)。该结构通过在一侧基区上方注入N阱,降低了漏源间的电子势垒,从而在元胞中形成一个低势垒二极管(LBD)。当LBD-MOSFET在第三象限工作时,低的电子势垒使LBD以更低的源漏电压开启,有效避免了体二极管开通所导致的双极退化效应。二维数值分析结果表明,SiC LBD-MOSFET的击穿电压达13.5 kV,第三象限开启电压仅为1.3 V,相比传统结构降低48%,可有效降低器件第三象限导通损耗。同时,由于LBD-MOSFET具有较小的栅漏交叠面积,其栅漏电容仅为1.0 pF/cm^(2),器件的高频优值为194 mΩ·pF,性能相比传统结构分别提升了81%和76%。因此,LBD-MOSFET适用于高频高可靠性电力电子系统。
关键词
击穿电压
栅漏电容
低势垒
碳化硅
第三象限
Keywords
breakdown voltage
gate
-
source
capacitance
low barrier diode
SiC
The third quadrant
分类号
TN386 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
多晶硅薄膜晶体管的栅电容模型
被引量:
2
2
作者
邓婉玲
机构
暨南大学信息科学技术学院电子工程系
出处
《液晶与显示》
CAS
CSCD
北大核心
2011年第2期178-182,共5页
基金
广东高校优秀青年创新人才培养计划(育苗工程)(No.LYM10032)
文摘
多晶硅薄膜晶体管具有独特的栅电容特性,即泄漏区中栅源电容的反常增大和饱和区中栅漏电容由于kink效应的增大。基于Meyer模型,考虑了泄漏产生效应和kink效应,对多晶硅薄膜晶体管的栅漏电容和栅源电容特性进行了建模研究。对实验数据进行拟合发现,提出的模型与实验数据符合得较好,能准确地预测多晶硅薄膜晶体管的栅电容特性。
关键词
多晶硅薄膜晶体管
栅漏电容
栅源电容
模型
Keywords
polysilicon thin film transistors
gate
-to-drain
capacitance
gate
-to-
source
capacitance
model
分类号
TN321.5 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
复合多晶硅栅LDMOS的特性研究
3
作者
洪琪
陈军宁
柯导明
刘磊
高珊
刘琦
机构
安徽大学电子科学与技术学院
出处
《半导体技术》
CAS
CSCD
北大核心
2008年第3期227-230,共4页
基金
国家自然科学基金资助项目(60576066)
安徽省教育厅自然科学研究重点项目(2006kj012a)
文摘
提出了一种应用于射频领域的复合多晶硅栅LDMOS结构(DMG-LDMOS),并给出了工艺实现方法。此结构采用了栅工程的概念,所设计的栅电极由S-栅和D-栅两块电极并列组成,其中,S-栅采用功函数较高的p+多晶硅;D-栅采用功函数较低的n+多晶硅。MEDICI对n沟道DMG-LDMOS和n沟道普通LDMOS的模拟结果表明,该结构能够提高器件的沟道载流子速度,从而增加器件的跨导值,并且该结构在提高器件击穿电压的同时还能提高器件的截止频率。
关键词
复合栅
截止频率
功函数
横向扩散金属氧化物
栅源电容
栅漏电容
Keywords
dual-material
gate
cut-off frequency ( fT )
work function
LDMOS
gate source capacitance (cgs)
gate
drain
capacitance
(
cg
d)
分类号
TN386.1 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
基于有源网络和受控辅助电阻支路的有源电感
被引量:
1
4
作者
吕晓强
张万荣
谢红云
金冬月
杨坤
王娜
温晓伟
杜成孝
机构
北京工业大学电子信息与控制工程学院
出处
《半导体技术》
CSCD
北大核心
2017年第6期436-440,447,共6页
基金
国家自然科学基金资助项目(61574010)
北京市自然科学基金资助项目(4142007
+1 种基金
4122014)
北京市未来芯片技术高精尖创新中心科研基金资助项目(KYJJ2016008)
文摘
针对传统共漏-共栅-共源(CD-CG-CS)有源电感的不足,结合有源网络和受控辅助电阻支路,设计了一款具有大电感值,且可在不同频率下获得高Q峰值和在同一频率下对Q峰值进行大范围调谐的新型有源电感。基于TSMC 0.18μm CMOS工艺,利用安捷伦公司的射频电路设计工具ADS软件对其进行仿真验证。仿真结果表明:当调节有源网络偏置时,在2.48~2.87 GHz的工作频带内,取得了10.89~13.16 nH的大电感值,在2.48,2.74和2.87 GHz三个不同频率下,分别取得了9 997,4 015和2 717的高Q峰值。当调节受控辅助电阻支路偏置时,在工作频率为3.10 GHz下,取得了11.65~17.61 n H的大电感值,Q峰值可在616~3 823之间进行大范围调谐。用Cadence Virtuoso工具进行版图设计,新型有源电感的版图面积较小,仅为21.5μm×34.4μm。
关键词
共漏-共栅-共源(CD-
cg
-CS)
有源电感
有源网络
受控辅助电阻支路
高Q值
Keywords
common drain-common
gate
-common
source
(CD-
cg
-CS)
active inductor
activenetwork
controlled auxiliary resistance branch
high Q value
分类号
TN402 [电子电信—微电子学与固体电子学]
TN432 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
新型低栅源漏电容射频LDMOS器件设计
5
作者
马荣晶
刘斯扬
魏家行
孙伟锋
机构
东南大学国家专用集成电路系统工程技术研究中心
出处
《电子器件》
CAS
北大核心
2015年第6期1228-1231,共4页
基金
港澳台科技合作专项项目(2014DFH10190)
青蓝工程项目和东南大学研究生科研基金项目(YBPY1403)
文摘
为了降低栅源寄生电容C_(gs),提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容C_(gs)的影响,并结合传统的射频LDMOS基本结构对其进行优化设计。结果表明:这种新型结构与传统的射频LDMOS器件结构相比,使得器件的栅源寄生电容最大值降低了15.8%,截止频率提高了7.6%,且器件的阈值电压和击穿电压可以维持不变。
关键词
射频LDMOS
栅源寄生电容
cgs
Tsuprem4
优化
Keywords
RF LDMOS
gate
-
source
parasitic
capacitance
Tsuprem4
optimization
分类号
TN432 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
10 kV SiC LBD-MOSFET结构设计与特性研究
文译
陈致宇
邓小川
柏松
李轩
张波
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2021
3
在线阅读
下载PDF
职称材料
2
多晶硅薄膜晶体管的栅电容模型
邓婉玲
《液晶与显示》
CAS
CSCD
北大核心
2011
2
在线阅读
下载PDF
职称材料
3
复合多晶硅栅LDMOS的特性研究
洪琪
陈军宁
柯导明
刘磊
高珊
刘琦
《半导体技术》
CAS
CSCD
北大核心
2008
0
在线阅读
下载PDF
职称材料
4
基于有源网络和受控辅助电阻支路的有源电感
吕晓强
张万荣
谢红云
金冬月
杨坤
王娜
温晓伟
杜成孝
《半导体技术》
CSCD
北大核心
2017
1
在线阅读
下载PDF
职称材料
5
新型低栅源漏电容射频LDMOS器件设计
马荣晶
刘斯扬
魏家行
孙伟锋
《电子器件》
CAS
北大核心
2015
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部