RISC-V特权架构配置的硬件实现影响研究 被引量：2

1

作者 闫润 黄立波 +3 位作者 成元虎 杨凌 兰孟桥 张京 《小型微型计算机系统》 CSCD 北大核心 2024年第4期1018-1024,共7页

RISC-V指令集的模块化设计,能够适用于从低功耗设备到高性能处理器等多个领域.RISC-V特权架构涵盖了系统中除非特权指令集以外的所有内容,包括特权指令以及运行操作系统和连接外部设备所需的附加功能.基于特权架构,分为32位和64位两类,... RISC-V指令集的模块化设计,能够适用于从低功耗设备到高性能处理器等多个领域.RISC-V特权架构涵盖了系统中除非特权指令集以外的所有内容,包括特权指令以及运行操作系统和连接外部设备所需的附加功能.基于特权架构,分为32位和64位两类,涵盖特权等级、异常处理、物理内存保护、基于页面的虚拟内存和性能计数器等模块的32种配置,探索特权架构配置在不同应用场景下对功能和硬件资源开销的影响.在实现方式上,采用参数化配置来选择系统的特权架构.实验结果表明,根据配置的特权架构不同,在采用相同非特权体系结构的情况下,最多会有28.63%的面积和40.83%的功耗差异. 展开更多

关键词 risc-V 特权架构 配置性 面积 功耗 微处理器

在线阅读 下载PDF 职称材料

32位嵌入式RISC微处理器的设计 被引量：9

2

作者 张盛兵 樊晓桠 高德远 《计算机研究与发展》 EI CSCD 北大核心 2000年第6期758-763,共6页

NRS4000微处理器是西北工业大学航空微电子中心设计的32位嵌入式RISC微处理器，在指令系统级与Intel的80960KA完全兼容，具有自主版权，规模约30万等效门．在微体系结构上采用了RISC核心结构，提出了一种基于核心RISC微操作的设计方案... NRS4000微处理器是西北工业大学航空微电子中心设计的32位嵌入式RISC微处理器，在指令系统级与Intel的80960KA完全兼容，具有自主版权，规模约30万等效门．在微体系结构上采用了RISC核心结构，提出了一种基于核心RISC微操作的设计方案，具有简单、通用、灵活的特征，而且为处理器开发更细粒度的并行性提供可能．结合多执行部件、流水执行和乱序执行等先进技术，使得NRS4000既实现了与80960KA的指令系统兼容，又在微体系结构上具有很好的可扩展性．着重讨论了它的RISC核心结构的设计思想和设计实现．NRS4000微处理器的设计采用MentorGraphics工具，用VHDL语言描述、模拟和综合． 展开更多

关键词 微处理器 体系结构 微操作 流水线 risc 设计

在线阅读 下载PDF 职称材料

32位RISC微处理器流水线设计 被引量：7

3

作者 贾琳 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2005年第14期115-117,共3页

简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数... 简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。 展开更多

关键词 微处理器 精简指令集 流水线 低功耗

在线阅读 下载PDF 职称材料

32位RISC微处理器Load/Store部件的设计 被引量：2

4

作者 孙华锦 高德远 +1 位作者 樊晓桠 王毅 《计算机工程与应用》 CSCD 北大核心 2003年第25期16-17,113,共3页

简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS0... 简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS03微处理器已经进入后端流程,不久就将使用0.25微米的工艺进行流片。 展开更多

关键词 微处理器 risc Load/Store部件

在线阅读 下载PDF 职称材料

一种高速低功耗32位RISC微处理器的设计 被引量：1

5

作者 吉隆伟 李侠 +2 位作者 沈泊 李文宏 章倩苓 《系统工程与电子技术》 EI CSCD 北大核心 2003年第3期273-276,共4页

采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提... 采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。 展开更多

关键词 精简指令集 微处理器 片上系统 低功耗 超大规模集成电路 VLSI FDU32

在线阅读 下载PDF 职称材料

高性能RISC微处理器硬件仿真器设计 被引量：2

6

作者 刘振宇 齐家月 《计算机研究与发展》 EI CSCD 北大核心 2004年第8期1436-1441,共6页

在微处理器设计中 ,为了系统级软硬件协同仿真 ,在后端设计前必须采用硬件仿真器对设计进行系统验证 为此 ,采用FPGA设计 32位RISC流水线结构微处理器的硬件仿真器 此设计主要包括以下特点 :采用内存管理单元(MMU)可以实现虚拟地址管... 在微处理器设计中 ,为了系统级软硬件协同仿真 ,在后端设计前必须采用硬件仿真器对设计进行系统验证 为此 ,采用FPGA设计 32位RISC流水线结构微处理器的硬件仿真器 此设计主要包括以下特点 :采用内存管理单元(MMU)可以实现虚拟地址管理 ;包括片上Cache ,其中包括指令Cache(I Cache)和数据Cache(D Cache) ;采用标准SYSAD接口设计 ;包括片上乘除处理单元 (MDU) ;实现精确异常处理 设计采用XILINX公司的xc2v2 0 0 0实现 ,其工作频率为 展开更多

关键词 微处理器 risc FPGA 硬件仿真器

在线阅读 下载PDF 职称材料

新一代RISC微处理器的技术特征与趋向 被引量：1

7

作者 郑飞 陆鑫达 《小型微型计算机系统》 CSCD 北大核心 1995年第9期56-60,共5页

从流水线技术、指令调度技术、Ｃａｃｈｅ设计技术及多媒体支持等方面详细讨论新一代ＲＩＳＣ微处理器的技术特征，并简要论述ＲＩＳＣ微处理器的发展趋向。

关键词 微处理器 超级标量 多媒体

在线阅读 下载PDF 职称材料

基于RISC-V的SOPC电子系统设计实验研究 被引量：1

8

作者 叶朝辉 张仁刚 +1 位作者 赵腾浩 程雪珂 《实验技术与管理》 CAS 北大核心 2023年第11期71-75,共5页

该实验设计在电子系统设计相关教学中引入嵌入开源软核微处理器的片上可编程系统SOPC(system on programmable chip)技术,不仅能够让更多学生学习集成电路初步设计方法,而且能够通过自主设计SOPC系统培养其创新能力。该文首先对SOPC电... 该实验设计在电子系统设计相关教学中引入嵌入开源软核微处理器的片上可编程系统SOPC(system on programmable chip)技术,不仅能够让更多学生学习集成电路初步设计方法,而且能够通过自主设计SOPC系统培养其创新能力。该文首先对SOPC电子系统设计的现状进行了分析,提出了基于RISC(reduced instruction set computer)-V开放指令集架构的微处理器进行SOPC系统设计教学,之后介绍了RISC-V微处理器的选择和移植方法,最后介绍了基于RISC-V微处理器的四个层次的实验设计原则和设计出的具体实验项目。 展开更多

关键词 电子技术 risc-V微处理器 SOPC电子系统设计 实验项目

在线阅读 下载PDF 职称材料

RISC3200的MDS-II指令集扩展

9

作者 姚英彪 汪斌 +1 位作者 章坚武 刘鹏 《计算机工程》 CAS CSCD 北大核心 2008年第10期22-24,共3页

通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200... 通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200的媒体核心算法的处理性能提高2-5倍左右。 展开更多

关键词 微处理器 精简指令集 媒体应用 指令扩展

在线阅读 下载PDF 职称材料

操作系统与嵌入式RISC体系结构

10

作者 沈绪榜 《小型微型计算机系统》 CSCD 北大核心 1992年第4期8-16,共9页

本文主要从存储器管理,中断处理与处理机管理等三个方面,讨论了嵌入式RISC微处理机如何从体系结构上支持操作系统实现的问题.

关键词 体系结构 操作系统 嵌入式 risc

在线阅读 下载PDF 职称材料

基于RISC-V的嵌入式多指令集处理器设计及实现 被引量：8

11

作者 成元虎 黄立波 +3 位作者 崔益俊 马胜 王永文 隋兵才 《电子学报》 EI CAS CSCD 北大核心 2021年第11期2081-2089,共9页

软件生态是限制RISC-V指令集架构发展的主要因素之一.让RISC-V处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在RIS... 软件生态是限制RISC-V指令集架构发展的主要因素之一.让RISC-V处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在RISC-V处理器上以较低的面积和功耗开销实现了对ARM Thumb程序的支持并获得了较好的性能.通过运行Embench基准程序套件,该处理器翻译运行ARM Thumb程序的平均性能能够到达直接运行RISC-V程序性能的75.5%.相较于仅使用二进制翻译支持ARM Thumb,该处理器运行ARM Thumb程序的性能提升了3.1倍,面积开销则下降了7.8%. 展开更多

关键词 risc-V ARM Thumb 体系结构 多指令集 微处理器 二进制翻译

在线阅读 下载PDF 职称材料

基于FPGA的32位RISC微处理器设计 被引量：4

12

作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页

提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多

关键词 精简指令集计算机 微处理器 流水线 分支预测

在线阅读 下载PDF 职称材料

RISC微处理器指令扩展接口设计 被引量：1

13

作者 郭怡惠 张立朝 戴紫彬 《小型微型计算机系统》 CSCD 北大核心 2014年第8期1827-1830,共4页

为解决通用RISC微处理器进行指令扩展难度大的问题,分析了RISC微处理器的基本结构,提出一种在处理器增加指令扩展接口的方法.处理器用户在扩展接口挂接扩展模块即可实现指令扩展而且不需要进行大量的验证工作,缩短了设计周期.通过对预... 为解决通用RISC微处理器进行指令扩展难度大的问题,分析了RISC微处理器的基本结构,提出一种在处理器增加指令扩展接口的方法.处理器用户在扩展接口挂接扩展模块即可实现指令扩展而且不需要进行大量的验证工作,缩短了设计周期.通过对预留的扩展指令分类、设计指令扩展结构和接口单元以及确定扩展模块的信号与时序要求,设计完成处理器指令扩展接口.设计指令扩展模块,测试指令扩展功能并与普通处理器指令扩展的过程进行对比,结果显示增加扩展接口以后处理器能够实现指令扩展并可以简化过程,从而说明该方法可以应用到处理器的设计中. 展开更多

关键词 risc 微处理器 指令扩展 接口

在线阅读 下载PDF 职称材料

基于AHB总线的RISC-V微处理器设计与实现 被引量：17

14

作者 郝振和 焦继业 李雨倩 《计算机工程与应用》 CSCD 北大核心 2020年第20期52-58,共7页

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微... 在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。 展开更多

关键词 嵌入式微处理器 risc-V AHB总线 IP核

在线阅读 下载PDF 职称材料

基于RISC-V浮点指令集FPU的研究与设计 被引量：6

15

作者 潘树朋 刘有耀 +1 位作者 焦继业 李昭 《计算机工程与应用》 CSCD 北大核心 2021年第3期80-86,共7页

针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准。在VCS仿... 针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准。在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求。将浮点处理器与一款开源处理器核蜂鸟E203集成,使用SMIC 0.18工艺库完成了逻辑综合,并在FPGA上对设计进行了测试。结果表明,该浮点处理器的逻辑门数仅为24200,吞吐量为150 MFLOPS,与已公开文献的设计方案相比,硬件面积分别减少7%、1.5%。综合运行频率可达100 MHz。 展开更多

关键词 浮点处理器 risc-V指令集 微处理器 IEEE 754-2008标准 逻辑综合

在线阅读 下载PDF 职称材料

基于ARM的变量喷药控制系统设计 被引量：36

16

作者 王利霞 张书慧 +3 位作者 马成林 徐岩 齐江涛 王薇 《农业工程学报》 EI CAS CSCD 北大核心 2010年第4期113-118,共6页

为提高农药利用率,设计一套具有手动控制、自动控制和试验标定3种工作模式的变量喷药控制系统。该系统以ARM7系列的S3C44B0X微处理器为核心,在UCOS-Ⅱ操作系统环境下,使用C语言编程实现机具作业位置、行进速度、喷头入口压力以及喷头喷... 为提高农药利用率,设计一套具有手动控制、自动控制和试验标定3种工作模式的变量喷药控制系统。该系统以ARM7系列的S3C44B0X微处理器为核心,在UCOS-Ⅱ操作系统环境下,使用C语言编程实现机具作业位置、行进速度、喷头入口压力以及喷头喷药量信息的采集与处理、网格识别和电动调节阀控制。喷头喷药量控制误差田间试验结果表明:喷药机以4.2km/h(Ⅱ档中油门)速度工作,喷药处方量在465～600kg/hm2范围内变化时,采用本系统完成变量喷药作业,系统喷头喷药量最大控制误差≤5%,满足变量喷药作业要求。 展开更多

关键词 喷药 微处理器芯片 控制系统 精确农业 ARM

在线阅读 下载PDF 职称材料

基于ARM和VxWorks的新型发电机微机励磁调节装置 被引量：8

17

作者 徐科 窦小波 +1 位作者 胡敏强 郑建勇 《电力自动化设备》 EI CSCD 北大核心 2007年第3期73-76,共4页

针对现有基于16位处理器和前后台软件设计的发电机微机励磁调节装置的不足,提出基于32位AT91RM9200处理器和嵌入式实时操作系统VxWorks的新型设计方案。详细阐述了各个硬件模块的设计构成,用复杂可编程逻辑器件CPLD(Complex Programmabl... 针对现有基于16位处理器和前后台软件设计的发电机微机励磁调节装置的不足,提出基于32位AT91RM9200处理器和嵌入式实时操作系统VxWorks的新型设计方案。详细阐述了各个硬件模块的设计构成,用复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)解决了传统移相脉冲触发问题,提高触发脉冲可靠性,保证发电机不失磁;用高速以太网可以使励磁调节装置便捷地实现网络化控制。详细描述了基于VxWorks的微机励磁软件开发方法。最后,讨论了装置的抗干扰设计。 展开更多

关键词 微机励磁调节装置 ARM 嵌入式实时操作系统 VXWORKS 以太网 CPLD

在线阅读 下载PDF 职称材料

ARM微处理器中断响应时间的实验研究 被引量：7

18

作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页

介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多

关键词 中断 响应 微处理器 精简指令集计算机

在线阅读 下载PDF 职称材料

一种高性能的嵌入式微处理器:银河TS-1 被引量：2

19

作者 陆洪毅 沈立 +3 位作者 赵学秘 王蕾 戴葵 王志英 《电子学报》 EI CAS CSCD 北大核心 2002年第11期1668-1671,共4页

银河TS 1嵌入式微处理器是国防科学技术大学计算机学院设计的 32位嵌入式微处理器 ,完全正向设计 ,具有自主版权 .在体系结构上采用RISC内核 ,六级流水线 ,具有独立的数据Cache和指令Cache .特别的 ,TS 1具有两个取指部件的动态指令调... 银河TS 1嵌入式微处理器是国防科学技术大学计算机学院设计的 32位嵌入式微处理器 ,完全正向设计 ,具有自主版权 .在体系结构上采用RISC内核 ,六级流水线 ,具有独立的数据Cache和指令Cache .特别的 ,TS 1具有两个取指部件的动态指令调度机制 ,拥有面向嵌入式应用的向量处理机制 ,采用基于内容复制 /交换的寄存器窗口技术的中断处理机制 ,支持WISHBONEIP核互连接口规范 ,具有良好的扩展性 .本文主要介绍TS 1的RISC核心设计思想和关键实现技术 ,最后给出性能评测结果 .TS 1设计已经在Altera的FPGAEP2 0K4 0 0EBC上面得到了验证 ,主频可以达到 36 .7MHz. 展开更多

关键词 银河TS-1 嵌入式微处理器 体系结构 向量化 流水线 risc

在线阅读 下载PDF 职称材料

基于FPGA的32位整数微处理器的设计与实现 被引量：3

20

作者 冯海涛 王永纲 +2 位作者 石江涛 颜天信 王砚方 《小型微型计算机系统》 CSCD 北大核心 2005年第6期1113-1117,共5页

CPU“软核”可以根据实际应用需要进行剪裁,因而CPU软核设计是SoC设计实现的重要部分.在FPGA内部设计和调试完全嵌入式的整数微处理器软核,不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等... CPU“软核”可以根据实际应用需要进行剪裁,因而CPU软核设计是SoC设计实现的重要部分.在FPGA内部设计和调试完全嵌入式的整数微处理器软核,不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现,还要针对FPGA内部的结构特点对设计进行分析优化,例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等.在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器,运行时钟频率可达30MHz,实现150条指令,占用FPGA逻辑资源7%. 展开更多

关键词 risc微处理器设计 指令集 调试

在线阅读 下载PDF 职称材料