期刊文献+
共找到1,185篇文章
< 1 2 60 >
每页显示 20 50 100
一款基于新型Field Programmable Gate Array芯片的投影仪梯形校正系统研究与实现 被引量:5
1
作者 曹凤莲 沈庆宏 +1 位作者 盛任农 高敦堂 《南京大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第4期362-367,共6页
投影设备配备的梯形校正普遍存在校正范围小,画面的一些线条和字符边缘会出现毛刺和不平滑现象,矫正效果不理想.如果采用通用的图像处理芯片和复杂的算法,可以解决上述问题,但又会导致成本急剧上升.为了解决上述矛盾,提出一种基于FPGA(F... 投影设备配备的梯形校正普遍存在校正范围小,画面的一些线条和字符边缘会出现毛刺和不平滑现象,矫正效果不理想.如果采用通用的图像处理芯片和复杂的算法,可以解决上述问题,但又会导致成本急剧上升.为了解决上述矛盾,提出一种基于FPGA(Field Programmable Gate Array)芯片的新型梯形校正实现方案,解决了校正范围与锯齿失真的矛盾问题,并为进一步成为芯片级产品铺平了道路.图像处理采用kaiser窗函数和sinc函数相结合的方法进行插值,这样的滤波器改善了旁瓣抑制,具有较好的通带性能.介绍了梯形失真的产生和校正原理,提出了利用FPGA芯片XC3S400作为核心图像处理单元的梯形校正系统的硬件和软件实现,说明了该芯片结构、功能及特性,最后提供了校正的效果图. 展开更多
关键词 图像处理 梯形校正 field programmable gate array 锯齿失真
在线阅读 下载PDF
一种用于高性能FPGA的多功能I/O电路
2
作者 罗旸 刘波 +3 位作者 曹正州 谢达 张艳飞 单悦尔 《半导体技术》 北大核心 2025年第3期265-272,共8页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(fpga) 输入输出(I/O)电路 多电平标准 双倍数据速率(DDR) 串并转换器(SerDes)
在线阅读 下载PDF
一种伯努利粒子滤波器的FPGA实现
3
作者 连红飞 李东升 +3 位作者 蒋彦雯 范红旗 肖怀铁 王国嫣 《系统工程与电子技术》 北大核心 2025年第2期398-405,共8页
针对伯努利粒子滤波器在嵌入式应用环境中的高速、高效计算问题,以雷达微弱目标联合检测估计伯努利粒子滤波器为例,提出一种功能模块化、粒子规模可扩展的现场可编程门阵列(field programmable gate array, FPGA)实现架构,并通过粒子状... 针对伯努利粒子滤波器在嵌入式应用环境中的高速、高效计算问题,以雷达微弱目标联合检测估计伯努利粒子滤波器为例,提出一种功能模块化、粒子规模可扩展的现场可编程门阵列(field programmable gate array, FPGA)实现架构,并通过粒子状态流水计算、分层累加求和、并行化重采样等手段进一步提高滤波计算速度。Xilinx ZC706评估板板载测试实验证明了所提架构良好的可扩展性和优异的加速比,当粒子数量为1 024时,相较于Intel Corei3-4130 CPU计算环境下的加速比约为10~4量级,该结果对伯努利粒子滤波技术在雷达、机器人、导航制导等领域的应用具有重要参考价值。 展开更多
关键词 伯努利粒子滤波器 现场可编程门阵列 实时信号处理 流水并行化 重采样 联合检测估计
在线阅读 下载PDF
基于FPGA的SAR图像目标检测加速器设计
4
作者 汤亮 王小华 陈立福 《现代雷达》 北大核心 2025年第6期30-38,共9页
主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度... 主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度的条件下,设计了一种基于现场可编程门阵列(FPGA)的SAR图像目标检测加速器。该加速器采用的网络模型为优化后的YOLOv4-tiny,模型通过16位定点数优化数据位宽并加入空洞卷积来替换标准卷积,从而缩减了网络模型及参数,以便于部署在资源受限的FPGA上;在FPGA卷积层的实现中,采用了多重循环展开并行和循环分块并行的方法来加速卷积运算。实验结果表明,优化的算法在FPGA上获得了15.24 GOPS的吞吐量,每张图像识别速度为256 ms,介于CPU与GPU之间,但是由于FPGA硬件功耗仅为3.06 W,所以所提算法的能效比分别达到了CPU和GPU的18.4倍和7.3倍。 展开更多
关键词 现场可编程门阵列 合成孔径雷达 硬件加速器 YOLOv4-tiny网络 目标检测
在线阅读 下载PDF
基于FPGA环形振荡电路的温度测量优化
5
作者 朱忠峻 胡定华 +1 位作者 李强 周凯航 《电子测量与仪器学报》 北大核心 2025年第3期102-114,共13页
环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长... 环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长、采样间隔以及冷却时间等设计和操作参数。因此,如何优化这些参数以提升测温精度具有重要的研究意义。基于控制变量法,系统地分析了上述关键参数对环形振荡电路测温性能的影响。首先,通过实验研究不同非门个数对振荡频率与测温误差的影响,发现非门个数的增加会降低振荡频率;进一步实验表明,将非门个数优化设置为40~48,可获得最佳的测温精度和分辨率。此外,对非门布局进行了深入分析,发现同可编程逻辑块(CLB)下左右Slice互连的延迟远大于跨CLB的互连延迟,通过布局优化选用特定的布局可以有效增加延迟,进而优化测温精度。通过对比采样时长、采样间隔及冷却时间等参数组合,提出了最优的系统参数配置。在最佳参数组合下的实验验证显示,温度误差最低可减少0.5℃,在25℃~85℃环境下相较于对比参数组合,平均温度误差从2.0℃下降到了1.2℃,降低了0.7℃,且在65℃以上的环境下,温度误差能够稳定控制在±1℃以内。最终结果证明,提出的参数优化方法显著提升了环形振荡电路的测温精度,为FPGA温度传感器的设计和应用提供了有力支持。 展开更多
关键词 温度传感器 环形振荡电路 传感器阵列 现场可编程门阵列(fpga)
在线阅读 下载PDF
基于FPGA的中子多重性移位寄存器设计与验证
6
作者 胡文兴 张焱 +4 位作者 张浩然 李明玉 孟祥厅 刘翅 王仁波 《核电子学与探测技术》 北大核心 2025年第3期325-333,共9页
中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开... 中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开发了一款多重性移位寄存器原理样机,并采用模拟脉冲时间序列的方法实现无源验证。结果表明,样机得到的多重计数率与模拟结果的相对偏差小于5%。本文设计的多重性移位寄存器对国产化中子多重性测量装置的研究具有重要的现实意义。 展开更多
关键词 中子多重性计数 非破坏性分析 多重性移位寄存器 fpga
在线阅读 下载PDF
基于FPGA的无刷直流电机模糊PI控制系统设计
7
作者 周东升 许高斌 马渊明 《合肥工业大学学报(自然科学版)》 北大核心 2025年第7期898-903,909,共7页
针对传统软件控制器存在响应速度慢、精度低和抗干扰能力差的问题,文章基于现场可编程门阵列(field programmable gate array,FPGA)实现无刷直流电机(brushless direct current motor,BLDC)模糊PI控制系统的设计。该控制系统内部采用全... 针对传统软件控制器存在响应速度慢、精度低和抗干扰能力差的问题,文章基于现场可编程门阵列(field programmable gate array,FPGA)实现无刷直流电机(brushless direct current motor,BLDC)模糊PI控制系统的设计。该控制系统内部采用全硬件实现方式,提高了系统的运算效率,增强了抗干扰能力;系统采用转速、电流双闭环控制,转速环采用模糊PI控制算法,相较于传统PI控制算法,提高了响应速度和控制精度。实验结果表明,文章设计的控制系统响应速度快、超调小、抗干扰能力强。 展开更多
关键词 无刷直流电机(BLDC) 矢量控制 模糊控制器 现场可编程门阵列(fpga)
在线阅读 下载PDF
基于FPGA的辐射噪声抑制与剂量信息提取方法
8
作者 徐守龙 侯志雄 +1 位作者 魏翠悦 邹树梁 《中国安全科学学报》 北大核心 2025年第3期85-91,共7页
为完善和发展基于像素传感器的核辐射探测监测一体化技术,提出一种基于现场可编程门阵列(FPGA)并行优势的辐射噪声抑制与核探测方法,并开发相应程序;通过分析辐射噪声信号特点,基于FPGA开发辐射噪声抑制和二维小波变换程序,输出辐射场... 为完善和发展基于像素传感器的核辐射探测监测一体化技术,提出一种基于现场可编程门阵列(FPGA)并行优势的辐射噪声抑制与核探测方法,并开发相应程序;通过分析辐射噪声信号特点,基于FPGA开发辐射噪声抑制和二维小波变换程序,输出辐射场清晰图像,并将图像分解为水平、垂直和对角线分量,探讨各个分量线性拟合统计的结果,确定线性拟合度最好的分量。结果表明:FPGA程序模块有效执行图像中的辐射噪声抑制和核探测功能,图像降噪后峰值信噪比(PSNR)提高约11 dB,对角线分量最能表征图像的辐射响应信息,对不同剂量率的线性拟合的线性度达到0.99624。 展开更多
关键词 现场可编程门阵列(fpga) 辐射噪声 噪声抑制 剂量信息提取 互补金属氧化物半导体(CMOS) 二维小波变换
在线阅读 下载PDF
R2^(2)FFT算法的FPGA硬件结构优化设计与实现
9
作者 肖海林 杨昱东 +4 位作者 杨紫伊 刘海龙 王玉 张中山 戴晓明 《计算机应用》 北大核心 2025年第8期2637-2645,共9页
针对快速傅里叶变换(FFT)算法处理大规模数据时因消耗大量资源和时间而导致运算速度慢的问题,提出一种基2~2快速傅里叶变换(R2^(2)FFT)算法的现场可编程门阵列(FPGA)硬件结构优化设计与实现方法。首先,采用R2^(2)FFT算法构建一种序列转... 针对快速傅里叶变换(FFT)算法处理大规模数据时因消耗大量资源和时间而导致运算速度慢的问题,提出一种基2~2快速傅里叶变换(R2^(2)FFT)算法的现场可编程门阵列(FPGA)硬件结构优化设计与实现方法。首先,采用R2^(2)FFT算法构建一种序列转换功能与流水线结构相结合的Y形双并行阵列结构,在有效降低硬件乘法器使用数量的同时,增大硬件结构的吞吐量,提高FFT算法在FPGA上的运算速度;其次,通过在R2^(2)FFT流水线的单级运算中利用旋转因子的相关特性,优化片上存储的资源消耗,使存储空间降低约50.00%;最后,在完成N点R2^(2)FFT算法结构优化的基础上,进一步提高硬件结构的可扩展性,即实现2N点和4N点的扩展运算。采用Verilog HDL语言完成硬件设计,并通过Modelsim仿真,使用Vivado2018.3软件将所提方法综合并布局布线,并分析所提方法的性能。实验结果表明,与4种改进的FFT硬件实现方法的运算时间相比,所提方法的运算时间分别降低了75.10%、95.34%、38.49%和49.20%,可见所提方法显著提高了运算速度。同时,所提方法资源消耗适中,消耗占比低,且具有运行功耗低以及可扩展性强的特点。 展开更多
关键词 Y形双并行阵列结构 现场可编程门阵列 基22快速傅里叶变换 多路径延迟交叉结构流水线 蝶形运算
在线阅读 下载PDF
基于FPGA的新能源低压直流配电系统暂态实时仿真研究 被引量:1
10
作者 王守相 张春雨 赵倩宇 《电工技术学报》 EI CSCD 北大核心 2024年第17期5365-5378,5393,共15页
对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系... 对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系统的暂态实时仿真需求,开发了一种基于FPGA的包含小型分布式风力发电、光伏发电以及蓄电池储能单元的新能源低压直流配电系统暂态实时仿真器。首先,研究构建了分布式发电单元和典型控制回路的计算模块,利用FPGA的并行计算特性并结合“算法-结构-有效匹配(AAA)”理念建立了底层模块串并联混合求解结构;然后,在节点分析法的框架下,建立了一种结合矩阵LDU分解和有向无环图(DAG)的电气系统节点电导矩阵并行求解方法;最后,在建立电气系统与控制系统并行求解架构的基础上,开发了一种基于FPGA的新能源低压直流配电系统暂态实时仿真器,通过将其仿真结果与PSCAD/EMTDC离线仿真平台的计算结果进行对比,验证了所开发暂态实时仿真器的有效性和准确性。 展开更多
关键词 现场可编程门阵列(fpga) 实时仿真 分布式发电 低压直流配电系统 并行计算
在线阅读 下载PDF
基于FPGA的PMLSM三矢量模型预测电流控制IP核设计及硬件在环验证 被引量:1
11
作者 谭会生 卿翔 肖鑫凯 《半导体技术》 CAS 北大核心 2024年第11期988-997,共10页
为了提升永磁直线同步电机(PMLSM)电流控制的稳态性能和执行速度,同时降低资源消耗,基于现场可编程门阵列(FPGA)设计了一个三矢量模型预测电流控制(TV-MPCC)知识产权(IP)核,并利用FPGA在环可视化验证方法,建立了一个PMLSM的TV-MPCC IP... 为了提升永磁直线同步电机(PMLSM)电流控制的稳态性能和执行速度,同时降低资源消耗,基于现场可编程门阵列(FPGA)设计了一个三矢量模型预测电流控制(TV-MPCC)知识产权(IP)核,并利用FPGA在环可视化验证方法,建立了一个PMLSM的TV-MPCC IP核验证系统。通过Simulink对TV-MPCC策略进行算法级仿真,并优化了基本电压矢量的作用顺序;采用并行与资源共享硬件优化技术设计并封装了一个TV-MPCC IP核,并对其进行了功能仿真;将设计部署在FPGA芯片XC7Z020CLG400-2上,利用FPGA在环可视化验证平台进行实验研究。结果表明,TV-MPCC策略下d、q轴电流跟踪误差和电流脉动均降低90%以上;FPGA工作在100 MHz下,实现一次算法的时间为0.62μs,仅为软件PyCharm执行时间的0.414%。 展开更多
关键词 永磁直线同步电机(PMLSM) 三矢量模型预测电流控制(TV-MPCC) 现场可编程门阵列(fpga) 电流跟踪误差 电流脉动
在线阅读 下载PDF
基于FPGA的小信号高精度采集系统设计 被引量:4
12
作者 李小龙 江虹 +2 位作者 罗颖 陈逸飞 杨永健 《传感器与微系统》 CSCD 北大核心 2024年第5期79-82,共4页
针对激光打靶实验中对靶心温度和光照强度的高精度采集需求,以现场可编程门阵列(FPGA)为核心,实现了一种多路高精度采集系统。系统通过对信号源输出的模拟K型热电偶的信号进行采集,将采集的信号作为样本,估计出每个通道的增益误差和偏移... 针对激光打靶实验中对靶心温度和光照强度的高精度采集需求,以现场可编程门阵列(FPGA)为核心,实现了一种多路高精度采集系统。系统通过对信号源输出的模拟K型热电偶的信号进行采集,将采集的信号作为样本,估计出每个通道的增益误差和偏移量,借助最小二乘法得到每个通道修正误差所需要的系数,最后再通过配置AD7768实现对误差的修正。实验结果表明:在修正前增益误差为0.207 8%,修正之后增益误差为0.002 7%,采用修正方法后,实现采集误差在10μV以内,有效地提高了系统对微小信号的采集精度。 展开更多
关键词 现场可编程门阵列 高精度采集 AD7768 数据修正
在线阅读 下载PDF
基于FPGA的两阶段配电网拓扑实时辨识算法 被引量:3
13
作者 王冠淇 裴玮 +2 位作者 李洪涛 郝良 马丽 《电力系统自动化》 EI CSCD 北大核心 2024年第12期100-108,共9页
对配电网拓扑进行准确的实时辨识是电力系统安全稳定运行的基础,但随着新能源的接入以及配电网规模不断增大,配电网拓扑结构的动态变化愈加频繁且难以辨识。然而,现有配电网拓扑辨识算法所使用的历史数据需要人工对其进行拓扑标注,且拓... 对配电网拓扑进行准确的实时辨识是电力系统安全稳定运行的基础,但随着新能源的接入以及配电网规模不断增大,配电网拓扑结构的动态变化愈加频繁且难以辨识。然而,现有配电网拓扑辨识算法所使用的历史数据需要人工对其进行拓扑标注,且拓扑辨识时间长,难以实现配电网拓扑实时辨识。因此,文中提出了一种基于现场可编程逻辑门阵列(FPAG)的两阶段配电网拓扑结构实时辨识算法。该算法不需要预先给出配电网拓扑类别的数量,即可对已有历史数据进行相应的拓扑标注及分类,并且基于FPGA实现了对配电网拓扑的实时辨别。该算法分为2个阶段:第1阶段采用变分贝叶斯高斯混合模型,对已有历史数据进行相应的拓扑标注及分类;第2阶段采用麻雀搜索算法,使得支持向量机快速收敛得到最优参数,以实现对配电网拓扑结构的精准辨识。基于该算法,利用FPGA并行架构以及高速高密度特性建立了实时拓扑结构辨识平台。最后,通过算例分析验证了所提辨识方法的有效性和优越性。 展开更多
关键词 配电网 拓扑辨识 现场可编程逻辑门阵列(fpga) 变分贝叶斯高斯混合模型 麻雀搜索算法 支持向量机
在线阅读 下载PDF
基于FPGA的卷积神经网络和视觉Transformer通用加速器 被引量:1
14
作者 李天阳 张帆 +2 位作者 王松 曹伟 陈立 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第6期2663-2672,共10页
针对计算机视觉领域中基于现场可编程逻辑门阵列(FPGA)的传统卷积神经网(CNN)络加速器不适配视觉Transformer网络的问题,该文提出一种面向卷积神经网络和Transformer的通用FPGA加速器。首先,根据卷积和注意力机制的计算特征,提出一种面... 针对计算机视觉领域中基于现场可编程逻辑门阵列(FPGA)的传统卷积神经网(CNN)络加速器不适配视觉Transformer网络的问题,该文提出一种面向卷积神经网络和Transformer的通用FPGA加速器。首先,根据卷积和注意力机制的计算特征,提出一种面向FPGA的通用计算映射方法;其次,提出一种非线性与归一化加速单元,为计算机视觉神经网络模型中的多种非线性和归一化操作提供加速支持;然后,在Xilinx XCVU37P FPGA上实现了加速器设计。实验结果表明,所提出的非线性与归一化加速单元在提高吞吐量的同时仅造成很小的精度损失,ResNet-50和ViT-B/16在所提FPGA加速器上的性能分别达到了589.94 GOPS和564.76 GOPS。与GPU实现相比,能效比分别提高了5.19倍和7.17倍;与其他基于FPGA的大规模加速器设计相比,能效比有明显提高,同时计算效率较对比FPGA加速器提高了8.02%~177.53%。 展开更多
关键词 计算机视觉 卷积神经网络 TRANSFORMER fpga 硬件加速器
在线阅读 下载PDF
改进的八波束比幅测向系统校正方法及FPGA实现 被引量:1
15
作者 利才锟 晋良念 蒙淑娇 《现代防御技术》 北大核心 2024年第6期97-104,共8页
针对传统八波束比幅测向系统校正工作量巨大以及系统实时性要求高的问题,提出每个角度区间仅利用5个角度点来实现对系统进行校正的方法,并根据测向系统的实时性要求使用现场可编程逻辑门阵列(FPGA)器件去完成。对测向链路进行分解,将整... 针对传统八波束比幅测向系统校正工作量巨大以及系统实时性要求高的问题,提出每个角度区间仅利用5个角度点来实现对系统进行校正的方法,并根据测向系统的实时性要求使用现场可编程逻辑门阵列(FPGA)器件去完成。对测向链路进行分解,将整个测向系统分成内部和外部,并在内部通道引入系统校正源,实现了对测向通道的动态校正,减少了系统误差且提高了系统的可维护性。外场测试表明,采取上述校正方法可以减少测试工作量且最终的系统测向精度达到工程应用的要求,全频段测向均方根误差为2.01°,使用FPGA器件可以达到实时性的要求。 展开更多
关键词 雷达信号 八波束比幅测向 校正方法 测向精度 系统实时性 可编程逻辑门阵列
在线阅读 下载PDF
一种FPGA⁃TDC防气泡误差编码器设计
16
作者 陆江镕 李文昌 +2 位作者 刘剑 张天一 王彦虎 《半导体技术》 CAS 北大核心 2024年第5期471-475,482,共6页
在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码... 在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码器使抽头延迟链跳变顺序按照时间顺序映射,从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证,使用该编码器后,基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明,所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题,避免分辨率的损失。 展开更多
关键词 时间数字转换器(TDC) 现场可编程门阵列(fpga) 气泡误差 编码器 抽头延迟链(TDL)
在线阅读 下载PDF
基于FPGA的电力电子恒导纳开关模型修正算法及实时仿真架构 被引量:2
17
作者 王钦盛 王灿 +1 位作者 潘学伟 梁亮 《电力系统自动化》 EI CSCD 北大核心 2024年第1期150-159,共10页
电力电子实时仿真是目前电力电子系统研究过程中的重要工具。为设计一套经济、可靠的电力电子实时仿真系统,文中搭建了一个以现场可编程门阵列(FPGA)为计算核心的硬件平台,并提出了配套的电磁仿真算法和FPGA架构设计。首先,推导了一种... 电力电子实时仿真是目前电力电子系统研究过程中的重要工具。为设计一套经济、可靠的电力电子实时仿真系统,文中搭建了一个以现场可编程门阵列(FPGA)为计算核心的硬件平台,并提出了配套的电磁仿真算法和FPGA架构设计。首先,推导了一种简洁电磁暂态程序(EMTP)算法,用于提高传统离线算法的并行度。其次,从数值算法的角度分析恒导纳开关模型的虚拟功率损耗问题,提出了一种初始误差修正算法,消除了功率损耗。再次,串联以上算法,设计了一种基于状态机框架的数字信号处理(DSP)硬核资源复用FPGA架构,以硬件资源复用的方式实现了资源的高效利用,在不损失速度的同时提高了FPGA的利用效率。最后,通过多个实时仿真算例验证了所提方法的有效性和正确性。 展开更多
关键词 电磁暂态仿真 实时仿真 电力电子开关 虚拟功率损耗 现场可编程门阵列 资源复用
在线阅读 下载PDF
基于FPGA的软硬件协同纠删码编码加速方案
18
作者 杨思捷 陈俊奇 +1 位作者 王勇 李树林 《计算机工程》 CAS CSCD 北大核心 2024年第2期224-231,共8页
纠删码容错技术已广泛应用于分布式存储系统,相较于多副本容错技术能显著降低数据存储成本,并且具有更高的数据通信可靠性和安全性,但在数据存储过程中不可避免地会引入额外的计算开销并增加编码时延,导致数据写入吞吐量降低。针对该问... 纠删码容错技术已广泛应用于分布式存储系统,相较于多副本容错技术能显著降低数据存储成本,并且具有更高的数据通信可靠性和安全性,但在数据存储过程中不可避免地会引入额外的计算开销并增加编码时延,导致数据写入吞吐量降低。针对该问题,提出一种基于现场可编程门列阵(FPGA)的纠删码编码加速方案。首先,利用FPGA的高速并行计算优势对纠删码算法进行硬件加速,并实现并行处理和时序优化。然后,针对上位机与FPGA之间因传输速率和处理速率不一致造成内存中的数据溢出问题,在FPGA上拓展了片外DDR3接口用于数据缓存,提高了通信可靠性,并利用DDR3的随机存取特点实现对数据块的分片。最后,设计基于FPGA的纠删码编码硬件加速架构进行实验验证。实验结果表明,与主流Jerasure 2.0开源纠删码库相比,该方案的数据写入吞吐量提升了2.7~93.0倍,尤其对于小文件的编码写入性能提升更为显著。 展开更多
关键词 纠删码 现场可编程门阵列 硬件加速 分布式存储 模块化设计
在线阅读 下载PDF
基于FPGA误差可控的浮点运算加速器研究
19
作者 关明晓 刘嘉堃 +1 位作者 张鸿锐 何安平 《计算机工程》 CAS CSCD 北大核心 2024年第5期291-297,共7页
浮点运算是高性能计算(HPC)领域的基础运算。在大数据与云计算的背景下,高性能计算平台需要处理的数据量与日俱增,而且浮点数的舍入误差在大规模、长时程的运算中会产生累积,因此,在提升浮点运算性能的同时保证计算结果的可靠性非常重... 浮点运算是高性能计算(HPC)领域的基础运算。在大数据与云计算的背景下,高性能计算平台需要处理的数据量与日俱增,而且浮点数的舍入误差在大规模、长时程的运算中会产生累积,因此,在提升浮点运算性能的同时保证计算结果的可靠性非常重要。利用现场可编程门阵列(FPGA)可编程、低功耗、灵活性强的特点,针对含复杂单项运算的浮点多项式设计一种浮点运算加速器。基于无误差变换的思想,通过计算得出舍入误差值,将其补偿到浮点数值上,从而实现误差可控。采用异步并行的方式实现运算加速,并通过构建CPU-FPGA平台最大化地利用计算资源,保证计算任务执行的高效性。数据测试结果表明:在不限制对称性下的数值相对论模拟运算中,该加速器在200 MHz的主频下可达到91.85 MFLOPs的峰值性能;与Intel i76700K CPU运行最大线程数的性能相比,该加速器实现了50.54的加速比,并在该条件下获得了平均53.6%的精确结果百分比以及更低的相对误差,表明其具备较高的可靠性。 展开更多
关键词 现场可编程门阵列 浮点运算加速器 可控误差 异构系统 高可靠性
在线阅读 下载PDF
基于FPGA目标跟踪检测的二维角度估计方法
20
作者 兰初军 宋志勇 +2 位作者 张永强 徐勇 刘宇 《现代雷达》 CSCD 北大核心 2024年第11期1-7,共7页
针对雷达导引头在低信噪比下角度估计精度不高、收敛时间过长等问题,提出一种基于现场可编程门阵列(FPGA)目标跟踪检测的二维角度估计算法。该算法采用和差差多通道联合滤波,在检测的同时将目标的角度信息集成于伯努利滤波器的状态向量... 针对雷达导引头在低信噪比下角度估计精度不高、收敛时间过长等问题,提出一种基于现场可编程门阵列(FPGA)目标跟踪检测的二维角度估计算法。该算法采用和差差多通道联合滤波,在检测的同时将目标的角度信息集成于伯努利滤波器的状态向量进行递归估计。为了缩短角度估计处理时间,采用FPGA流水化设计,并对影响角度估计精度的计算节点,采用“浮点数+定点数”和拆分指数分别计算,以提高角度估计精度。通过仿真与测试实验,与检测后跟踪的传统算法相比,所提算法取得了较好的角度估计性能;此外,该算法单帧处理时间达到了微秒级,角度估计收敛时间短,极大地提高了目标跟踪检测的实时性。 展开更多
关键词 跟踪检测 粒子滤波 现场可编程门阵列 伯努利滤波器 角度估计
在线阅读 下载PDF
上一页 1 2 60 下一页 到第
使用帮助 返回顶部