期刊文献+
共找到1,925篇文章
< 1 2 97 >
每页显示 20 50 100
一款基于新型Field Programmable Gate Array芯片的投影仪梯形校正系统研究与实现 被引量:5
1
作者 曹凤莲 沈庆宏 +1 位作者 盛任农 高敦堂 《南京大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第4期362-367,共6页
投影设备配备的梯形校正普遍存在校正范围小,画面的一些线条和字符边缘会出现毛刺和不平滑现象,矫正效果不理想.如果采用通用的图像处理芯片和复杂的算法,可以解决上述问题,但又会导致成本急剧上升.为了解决上述矛盾,提出一种基于FPGA(F... 投影设备配备的梯形校正普遍存在校正范围小,画面的一些线条和字符边缘会出现毛刺和不平滑现象,矫正效果不理想.如果采用通用的图像处理芯片和复杂的算法,可以解决上述问题,但又会导致成本急剧上升.为了解决上述矛盾,提出一种基于FPGA(Field Programmable Gate Array)芯片的新型梯形校正实现方案,解决了校正范围与锯齿失真的矛盾问题,并为进一步成为芯片级产品铺平了道路.图像处理采用kaiser窗函数和sinc函数相结合的方法进行插值,这样的滤波器改善了旁瓣抑制,具有较好的通带性能.介绍了梯形失真的产生和校正原理,提出了利用FPGA芯片XC3S400作为核心图像处理单元的梯形校正系统的硬件和软件实现,说明了该芯片结构、功能及特性,最后提供了校正的效果图. 展开更多
关键词 图像处理 梯形校正 field programmable gate ARRAY 锯齿失真
在线阅读 下载PDF
一种用于高性能FPGA的多功能I/O电路
2
作者 罗旸 刘波 +3 位作者 曹正州 谢达 张艳飞 单悦尔 《半导体技术》 北大核心 2025年第3期265-272,共8页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(fpga) 输入输出(I/O)电路 多电平标准 双倍数据速率(DDR) 串并转换器(SerDes)
在线阅读 下载PDF
高速压缩激光条纹图像的FPGA实现
3
作者 何继爱 石麟泰 辛家乐 《激光杂志》 北大核心 2025年第1期128-134,共7页
激光测量技术普遍应用于工业焊接、质量控制等领域中。针对激光条纹图像在存储和传输过程中所面临的存储空间受限和传输速度缓慢等问题,提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的图像无损压缩系统。首先,... 激光测量技术普遍应用于工业焊接、质量控制等领域中。针对激光条纹图像在存储和传输过程中所面临的存储空间受限和传输速度缓慢等问题,提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的图像无损压缩系统。首先,利用Hampel滤波滤除图像噪声,通过灰度统计的方法实现条纹识别。然后,结合高斯加权窗口技术改进JPEG-LS(Joint Photographic Experts Group-Lossless)算法,提高像素估计的准确度。最后,在Artix-7系列FPGA平台上进行实验验证,实验结果表明平均压缩率为25%,系统成本降为原来40%的基础上实现232 Mpixles/s的压缩速率。 展开更多
关键词 线激光 现场可编程门阵列 图像压缩 JPEG-LS
在线阅读 下载PDF
基于FPGA的快速反射镜自适应模糊增量式PID控制 被引量:1
4
作者 杨星宇 吕勇 《激光技术》 北大核心 2025年第2期233-238,共6页
为了解决快速反射镜在传统比例-积分-微分(PID)控制下超调量大及稳定所需时间长的问题,引入自适应模糊算法优化控制器参数,提高控制性能。根据音圈电机快速反射镜的构成与工作原理,构建音圈电机快速反射镜的闭环控制模型,并针对模糊控... 为了解决快速反射镜在传统比例-积分-微分(PID)控制下超调量大及稳定所需时间长的问题,引入自适应模糊算法优化控制器参数,提高控制性能。根据音圈电机快速反射镜的构成与工作原理,构建音圈电机快速反射镜的闭环控制模型,并针对模糊控制器中的隶属度函数及论域进行优化;通过现场可编程门阵列实现自适应模糊增量PID控制器,并进行了仿真及实物测试。结果表明,自适应模糊增量式PID控制器能使整体闭环过程“零超调”、“零振荡”,同时相比于传统PID控制器,系统稳定所需的时间缩短了17.5%,系统带宽提高了16.7%。该方法可有效提高快反镜的控制效果,可应用于其它需要高精度控制的系统当中。 展开更多
关键词 光学器件 快速反射镜 模糊比例-积分-微分控制 现场可编程门阵列 音圈电机
在线阅读 下载PDF
一种伯努利粒子滤波器的FPGA实现
5
作者 连红飞 李东升 +3 位作者 蒋彦雯 范红旗 肖怀铁 王国嫣 《系统工程与电子技术》 北大核心 2025年第2期398-405,共8页
针对伯努利粒子滤波器在嵌入式应用环境中的高速、高效计算问题,以雷达微弱目标联合检测估计伯努利粒子滤波器为例,提出一种功能模块化、粒子规模可扩展的现场可编程门阵列(field programmable gate array, FPGA)实现架构,并通过粒子状... 针对伯努利粒子滤波器在嵌入式应用环境中的高速、高效计算问题,以雷达微弱目标联合检测估计伯努利粒子滤波器为例,提出一种功能模块化、粒子规模可扩展的现场可编程门阵列(field programmable gate array, FPGA)实现架构,并通过粒子状态流水计算、分层累加求和、并行化重采样等手段进一步提高滤波计算速度。Xilinx ZC706评估板板载测试实验证明了所提架构良好的可扩展性和优异的加速比,当粒子数量为1 024时,相较于Intel Corei3-4130 CPU计算环境下的加速比约为10~4量级,该结果对伯努利粒子滤波技术在雷达、机器人、导航制导等领域的应用具有重要参考价值。 展开更多
关键词 伯努利粒子滤波器 现场可编程门阵列 实时信号处理 流水并行化 重采样 联合检测估计
在线阅读 下载PDF
基于FPGA的SAR图像目标检测加速器设计
6
作者 汤亮 王小华 陈立福 《现代雷达》 北大核心 2025年第6期30-38,共9页
主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度... 主流的基于中央处理器(CPU)和图形处理器(GPU)的合成孔径雷达(SAR)图像目标检测算法,存在模型大、计算复杂度高、并行度低和功耗高等缺点,不适合部署在卫星和无人机等资源有限的平台上。文中在综合考虑板卡资源、功耗、推理速度和精度的条件下,设计了一种基于现场可编程门阵列(FPGA)的SAR图像目标检测加速器。该加速器采用的网络模型为优化后的YOLOv4-tiny,模型通过16位定点数优化数据位宽并加入空洞卷积来替换标准卷积,从而缩减了网络模型及参数,以便于部署在资源受限的FPGA上;在FPGA卷积层的实现中,采用了多重循环展开并行和循环分块并行的方法来加速卷积运算。实验结果表明,优化的算法在FPGA上获得了15.24 GOPS的吞吐量,每张图像识别速度为256 ms,介于CPU与GPU之间,但是由于FPGA硬件功耗仅为3.06 W,所以所提算法的能效比分别达到了CPU和GPU的18.4倍和7.3倍。 展开更多
关键词 现场可编程门阵列 合成孔径雷达 硬件加速器 YOLOv4-tiny网络 目标检测
在线阅读 下载PDF
基于元胞自动机的高速保密增强算法FPGA实现
7
作者 陆叶锴 白恩健 +2 位作者 蒋学芹 吴贇 陈根龙 《量子电子学报》 北大核心 2025年第1期111-122,共12页
作为量子通信后处理部分的重要步骤,保密增强过程能够消除量子密钥分发过程中可能出现的信息泄露,以实现量子密钥分发系统的无条件安全性。为降低硬件资源消耗、提高算法的安全成码率,本研究采用现场可编程门阵列(FPGA),实现了一种基于... 作为量子通信后处理部分的重要步骤,保密增强过程能够消除量子密钥分发过程中可能出现的信息泄露,以实现量子密钥分发系统的无条件安全性。为降低硬件资源消耗、提高算法的安全成码率,本研究采用现场可编程门阵列(FPGA),实现了一种基于元胞自动机的高速保密增强算法,通过对算法进行符合FPGA硬件特性的改进和流水线结构优化,使得该方案相较于需要庞大矩阵乘法运算的Toeplitz矩阵方案在速度上有较大的优势。该方案在实时传输协商密钥的情况下,能适应任意长度的输入密钥和0~1之间的任意分数压缩比例;该方案采用256阶的元胞自动机处理1.28 Mbits输入密钥,在压缩比例为0.5时,最大安全成码率可达到1540 Mbits/s。 展开更多
关键词 量子光学 保密增强 元胞自动机 现场可编程门阵列 量子密钥分发
在线阅读 下载PDF
基于SIP的FPGA驱动电压补偿测试研究
8
作者 黄健 陈诚 +2 位作者 王建超 李岱林 杜晓冬 《现代电子技术》 北大核心 2025年第4期30-33,共4页
在基于SIP的现场可编程门阵列(FPGA)性能参数验证测试时,驱动电压测试会受到多种因素的影响,如PCB线阻、插座信号损耗以及测试温度等,这些因素导致ATE测试的实测值与真实值之间存在偏差。为了提高驱动电压的测试精度,提出一种基于卷积... 在基于SIP的现场可编程门阵列(FPGA)性能参数验证测试时,驱动电压测试会受到多种因素的影响,如PCB线阻、插座信号损耗以及测试温度等,这些因素导致ATE测试的实测值与真实值之间存在偏差。为了提高驱动电压的测试精度,提出一种基于卷积神经网络(CNN)与长短时记忆(LSTM)网络的误差补偿方法。将PCB线长、测试温度等参数作为特征输入到CNN-LSTM模型中,模型经过训练迭代后能够预测出驱动电压的误差值;再将预测的误差值应用于ATE测试机中,对实测值进行补偿和修正,从而使得测试结果更加接近真实值。实验结果表明,所提方法能够有效地减小测试误差,提高FPGA驱动电压测试的准确性。 展开更多
关键词 驱动电压测试 误差补偿 系统级封装(SIP)技术 现场可编程门阵列 卷积神经网络 长短时记忆网络
在线阅读 下载PDF
基于FPGA环形振荡电路的温度测量优化
9
作者 朱忠峻 胡定华 +1 位作者 李强 周凯航 《电子测量与仪器学报》 北大核心 2025年第3期102-114,共13页
环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长... 环形振荡电路作为一种基于现场可编程门阵列(FPGA)的温度传感器,因其结构简单、成本低廉且易于集成的优势,在温度检测领域得到了广泛应用。然而,环形振荡电路的测温精度易受多种因素的影响,包括非门个数、非门布局、振荡频率、采样时长、采样间隔以及冷却时间等设计和操作参数。因此,如何优化这些参数以提升测温精度具有重要的研究意义。基于控制变量法,系统地分析了上述关键参数对环形振荡电路测温性能的影响。首先,通过实验研究不同非门个数对振荡频率与测温误差的影响,发现非门个数的增加会降低振荡频率;进一步实验表明,将非门个数优化设置为40~48,可获得最佳的测温精度和分辨率。此外,对非门布局进行了深入分析,发现同可编程逻辑块(CLB)下左右Slice互连的延迟远大于跨CLB的互连延迟,通过布局优化选用特定的布局可以有效增加延迟,进而优化测温精度。通过对比采样时长、采样间隔及冷却时间等参数组合,提出了最优的系统参数配置。在最佳参数组合下的实验验证显示,温度误差最低可减少0.5℃,在25℃~85℃环境下相较于对比参数组合,平均温度误差从2.0℃下降到了1.2℃,降低了0.7℃,且在65℃以上的环境下,温度误差能够稳定控制在±1℃以内。最终结果证明,提出的参数优化方法显著提升了环形振荡电路的测温精度,为FPGA温度传感器的设计和应用提供了有力支持。 展开更多
关键词 温度传感器 环形振荡电路 传感器阵列 现场可编程门阵列(fpga)
在线阅读 下载PDF
基于FPGA的中子多重性移位寄存器设计与验证
10
作者 胡文兴 张焱 +4 位作者 张浩然 李明玉 孟祥厅 刘翅 王仁波 《核电子学与探测技术》 北大核心 2025年第3期325-333,共9页
中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开... 中子多重性计数是一种重要的核材料非破坏性分析方法,通过多重性移位寄存器对中子多重性计数器获取的脉冲时间序列进行统计,实现对铀钚等核材料的准确测量。为了实现多重性移位寄存器的自主设计研发,本文基于现场可编程门阵列(FPGA)开发了一款多重性移位寄存器原理样机,并采用模拟脉冲时间序列的方法实现无源验证。结果表明,样机得到的多重计数率与模拟结果的相对偏差小于5%。本文设计的多重性移位寄存器对国产化中子多重性测量装置的研究具有重要的现实意义。 展开更多
关键词 中子多重性计数 非破坏性分析 多重性移位寄存器 fpga
在线阅读 下载PDF
基于高速相机的智能事件识别时扩存储方法及FPGA实现
11
作者 许海龙 王超 孙海江 《液晶与显示》 北大核心 2025年第4期655-664,共10页
在高速相机定点拍摄中,为了在不增加高速相机体积与成本的情况下延长高速相机的拍摄时间,在一体式高速相机存储资源小等强硬件约束条件下,设计并验证了一种可并行计算的智能事件识别时扩存储方法,利用FPGA作为主控芯片实现了视频帧数据... 在高速相机定点拍摄中,为了在不增加高速相机体积与成本的情况下延长高速相机的拍摄时间,在一体式高速相机存储资源小等强硬件约束条件下,设计并验证了一种可并行计算的智能事件识别时扩存储方法,利用FPGA作为主控芯片实现了视频帧数据的时间扩展存储,有效延长了高速相机的拍摄时间。首先介绍了双环形灰度比差算法原理并分析了算法的捕捉目标性能,根据算法捕捉到的目标位置信息将图像数据分割存储,存储变化区域剔除非变化区域,输出高速相机拍摄视频时利用前帧重复非变化区域部分图像和当前帧变化目标部分图像将其拼接成完整视频帧图像数据。其次设计了一种AXI_DMA模块以减少FPGA板卡硬件资源消耗,硬件资源消耗对比VDMA IP节省约75%,可以高效地与DDR3传输数据。最后通过FPGA板卡对该方法进行实现并验证方法可行性。实验结果表明,该方法可以有效识别出高速视频帧数据中的目标并将其分割存储,可有效识别50×50大小的目标,在2560×1440视频中可以节省47%的存储资源,有效提高了高速相机的拍摄时间。 展开更多
关键词 现场可编程门阵列 高速动态图像 流水线 双环形灰度比差算法 时扩存储
在线阅读 下载PDF
基于FPGA的无刷直流电机模糊PI控制系统设计
12
作者 周东升 许高斌 马渊明 《合肥工业大学学报(自然科学版)》 北大核心 2025年第7期898-903,909,共7页
针对传统软件控制器存在响应速度慢、精度低和抗干扰能力差的问题,文章基于现场可编程门阵列(field programmable gate array,FPGA)实现无刷直流电机(brushless direct current motor,BLDC)模糊PI控制系统的设计。该控制系统内部采用全... 针对传统软件控制器存在响应速度慢、精度低和抗干扰能力差的问题,文章基于现场可编程门阵列(field programmable gate array,FPGA)实现无刷直流电机(brushless direct current motor,BLDC)模糊PI控制系统的设计。该控制系统内部采用全硬件实现方式,提高了系统的运算效率,增强了抗干扰能力;系统采用转速、电流双闭环控制,转速环采用模糊PI控制算法,相较于传统PI控制算法,提高了响应速度和控制精度。实验结果表明,文章设计的控制系统响应速度快、超调小、抗干扰能力强。 展开更多
关键词 无刷直流电机(BLDC) 矢量控制 模糊控制器 现场可编程门阵列(fpga)
在线阅读 下载PDF
基于FPGA的辐射噪声抑制与剂量信息提取方法
13
作者 徐守龙 侯志雄 +1 位作者 魏翠悦 邹树梁 《中国安全科学学报》 北大核心 2025年第3期85-91,共7页
为完善和发展基于像素传感器的核辐射探测监测一体化技术,提出一种基于现场可编程门阵列(FPGA)并行优势的辐射噪声抑制与核探测方法,并开发相应程序;通过分析辐射噪声信号特点,基于FPGA开发辐射噪声抑制和二维小波变换程序,输出辐射场... 为完善和发展基于像素传感器的核辐射探测监测一体化技术,提出一种基于现场可编程门阵列(FPGA)并行优势的辐射噪声抑制与核探测方法,并开发相应程序;通过分析辐射噪声信号特点,基于FPGA开发辐射噪声抑制和二维小波变换程序,输出辐射场清晰图像,并将图像分解为水平、垂直和对角线分量,探讨各个分量线性拟合统计的结果,确定线性拟合度最好的分量。结果表明:FPGA程序模块有效执行图像中的辐射噪声抑制和核探测功能,图像降噪后峰值信噪比(PSNR)提高约11 dB,对角线分量最能表征图像的辐射响应信息,对不同剂量率的线性拟合的线性度达到0.99624。 展开更多
关键词 现场可编程门阵列(fpga) 辐射噪声 噪声抑制 剂量信息提取 互补金属氧化物半导体(CMOS) 二维小波变换
在线阅读 下载PDF
R2^(2)FFT算法的FPGA硬件结构优化设计与实现
14
作者 肖海林 杨昱东 +4 位作者 杨紫伊 刘海龙 王玉 张中山 戴晓明 《计算机应用》 北大核心 2025年第8期2637-2645,共9页
针对快速傅里叶变换(FFT)算法处理大规模数据时因消耗大量资源和时间而导致运算速度慢的问题,提出一种基2~2快速傅里叶变换(R2^(2)FFT)算法的现场可编程门阵列(FPGA)硬件结构优化设计与实现方法。首先,采用R2^(2)FFT算法构建一种序列转... 针对快速傅里叶变换(FFT)算法处理大规模数据时因消耗大量资源和时间而导致运算速度慢的问题,提出一种基2~2快速傅里叶变换(R2^(2)FFT)算法的现场可编程门阵列(FPGA)硬件结构优化设计与实现方法。首先,采用R2^(2)FFT算法构建一种序列转换功能与流水线结构相结合的Y形双并行阵列结构,在有效降低硬件乘法器使用数量的同时,增大硬件结构的吞吐量,提高FFT算法在FPGA上的运算速度;其次,通过在R2^(2)FFT流水线的单级运算中利用旋转因子的相关特性,优化片上存储的资源消耗,使存储空间降低约50.00%;最后,在完成N点R2^(2)FFT算法结构优化的基础上,进一步提高硬件结构的可扩展性,即实现2N点和4N点的扩展运算。采用Verilog HDL语言完成硬件设计,并通过Modelsim仿真,使用Vivado2018.3软件将所提方法综合并布局布线,并分析所提方法的性能。实验结果表明,与4种改进的FFT硬件实现方法的运算时间相比,所提方法的运算时间分别降低了75.10%、95.34%、38.49%和49.20%,可见所提方法显著提高了运算速度。同时,所提方法资源消耗适中,消耗占比低,且具有运行功耗低以及可扩展性强的特点。 展开更多
关键词 Y形双并行阵列结构 现场可编程门阵列 基22快速傅里叶变换 多路径延迟交叉结构流水线 蝶形运算
在线阅读 下载PDF
基于FPGA的优化型复合TCAM设计与应用
15
作者 梅进 于哲 +3 位作者 陈方 王彬 周舜民 赵子龙 《现代电子技术》 北大核心 2025年第14期1-6,共6页
三态内容可寻址存储器(TCAM)是网络架构中的重要组件之一,用于高速搜索应用。目前基于FPGA实现的TCAM多基于单一类型存储资源,消耗的存储资源量较大,且在实际应用中TCAM的搜索字多样化,易造成存储资源冗余。针对此问题,提出一种综合利用... 三态内容可寻址存储器(TCAM)是网络架构中的重要组件之一,用于高速搜索应用。目前基于FPGA实现的TCAM多基于单一类型存储资源,消耗的存储资源量较大,且在实际应用中TCAM的搜索字多样化,易造成存储资源冗余。针对此问题,提出一种综合利用FPGA中Block RAM(BRAM)与查找表RAM(LUTRAM)来优化对搜索字划分的方法。通过灵活组合BRAM和LUTRAM,实现更加接近甚至贴合搜索字位数的优化型复合TCAM(OC-TCAM),从而降低存储资源用量,并将该设计应用于网络数据包的过滤与加密系统中。实验结果表明,所提方法相较于目前领先的基于BRAM的TCAM,存储资源用量减少了39.1%,相比于领先的基于FPGA的复合TCAM,单位面积的性能提升了20.28%。 展开更多
关键词 三态内容可寻址存储器 静态随机存取存储器 现场可编程门阵列 资源存储 网络数据包过滤 加密系统
在线阅读 下载PDF
基于FPGA的新能源低压直流配电系统暂态实时仿真研究 被引量:1
16
作者 王守相 张春雨 赵倩宇 《电工技术学报》 EI CSCD 北大核心 2024年第17期5365-5378,5393,共15页
对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系... 对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系统的暂态实时仿真需求,开发了一种基于FPGA的包含小型分布式风力发电、光伏发电以及蓄电池储能单元的新能源低压直流配电系统暂态实时仿真器。首先,研究构建了分布式发电单元和典型控制回路的计算模块,利用FPGA的并行计算特性并结合“算法-结构-有效匹配(AAA)”理念建立了底层模块串并联混合求解结构;然后,在节点分析法的框架下,建立了一种结合矩阵LDU分解和有向无环图(DAG)的电气系统节点电导矩阵并行求解方法;最后,在建立电气系统与控制系统并行求解架构的基础上,开发了一种基于FPGA的新能源低压直流配电系统暂态实时仿真器,通过将其仿真结果与PSCAD/EMTDC离线仿真平台的计算结果进行对比,验证了所开发暂态实时仿真器的有效性和准确性。 展开更多
关键词 现场可编程门阵列(fpga) 实时仿真 分布式发电 低压直流配电系统 并行计算
在线阅读 下载PDF
基于FPGA的PMLSM三矢量模型预测电流控制IP核设计及硬件在环验证 被引量:1
17
作者 谭会生 卿翔 肖鑫凯 《半导体技术》 CAS 北大核心 2024年第11期988-997,共10页
为了提升永磁直线同步电机(PMLSM)电流控制的稳态性能和执行速度,同时降低资源消耗,基于现场可编程门阵列(FPGA)设计了一个三矢量模型预测电流控制(TV-MPCC)知识产权(IP)核,并利用FPGA在环可视化验证方法,建立了一个PMLSM的TV-MPCC IP... 为了提升永磁直线同步电机(PMLSM)电流控制的稳态性能和执行速度,同时降低资源消耗,基于现场可编程门阵列(FPGA)设计了一个三矢量模型预测电流控制(TV-MPCC)知识产权(IP)核,并利用FPGA在环可视化验证方法,建立了一个PMLSM的TV-MPCC IP核验证系统。通过Simulink对TV-MPCC策略进行算法级仿真,并优化了基本电压矢量的作用顺序;采用并行与资源共享硬件优化技术设计并封装了一个TV-MPCC IP核,并对其进行了功能仿真;将设计部署在FPGA芯片XC7Z020CLG400-2上,利用FPGA在环可视化验证平台进行实验研究。结果表明,TV-MPCC策略下d、q轴电流跟踪误差和电流脉动均降低90%以上;FPGA工作在100 MHz下,实现一次算法的时间为0.62μs,仅为软件PyCharm执行时间的0.414%。 展开更多
关键词 永磁直线同步电机(PMLSM) 三矢量模型预测电流控制(TV-MPCC) 现场可编程门阵列(fpga) 电流跟踪误差 电流脉动
在线阅读 下载PDF
一种面向COSPAS/SARSAT系统的改进载波同步算法及其FPGA实现 被引量:1
18
作者 赵来定 聂良峰 张更新 《现代雷达》 CSCD 北大核心 2024年第12期73-82,共10页
为了实现全球卫星搜救系统中短突发信号的快速载波同步,文中提出了一种基于非数据辅助的改进载波同步算法。该算法首先对输入信号进行非线性处理来消除调制影响,再求取其自相关与共轭相关差值并得出频偏估计值,进行频偏补偿后再通过分... 为了实现全球卫星搜救系统中短突发信号的快速载波同步,文中提出了一种基于非数据辅助的改进载波同步算法。该算法首先对输入信号进行非线性处理来消除调制影响,再求取其自相关与共轭相关差值并得出频偏估计值,进行频偏补偿后再通过分段累加和相位跳变检测来完成相偏恢复。该算法在信号处理过程中进行部分相位调整措施,有效提高载波频偏估计精度和降低误码率。实验结果表明:该改进算法在采样频率f s为153.6 kHz时,频偏估计范围为±12 kHz;信噪比为10 dB时,误码率为1.36×10^(-5)。同时,文中给出了该改进载波同步算法的可编程门阵列实现结构,并进行了板级测试验证,测试结果表明其硬件资源消耗不足总系统资源的10%,能满足全球卫星搜救系统中搜救终端短突发信号的载波同步的各项技术指标。 展开更多
关键词 全球卫星搜救系统 改进载波同步算法 频偏估计 相偏估计 可编程门阵列实现
在线阅读 下载PDF
一种基于FPGA的FTN-VLC系统设计与测试
19
作者 曹明华 王效兵 +3 位作者 陈鹏宇 张家玮 周洪涛 张悦 《光通信技术》 北大核心 2024年第2期1-6,共6页
为了提升可见光通信(VLC)系统的传输速率和频谱利用率,设计了一种基于现场可编程门阵列(FPGA)超奈奎斯特(FTN)-VLC系统。该系统主要由FPGA、数/模(D/A)转换器、低通滤波器、雪崩二极管、电流/电压(I/V)转换器和电压比较器组成。对系统... 为了提升可见光通信(VLC)系统的传输速率和频谱利用率,设计了一种基于现场可编程门阵列(FPGA)超奈奎斯特(FTN)-VLC系统。该系统主要由FPGA、数/模(D/A)转换器、低通滤波器、雪崩二极管、电流/电压(I/V)转换器和电压比较器组成。对系统的软件和硬件进行了仿真分析和性能测试。仿真与测试结果表明:当传输距离为0.5 m时,系统的数据传输速率可达10 Mb/s,频谱利用率较同等条件下的奈奎斯特光通信系统提升了18.25%。 展开更多
关键词 可见光通信 超奈奎斯特 现场可编程门阵列
在线阅读 下载PDF
高精度两步分支混合CORDIC算法设计及FPGA实现
20
作者 陈小文 芮志超 +2 位作者 朱麒瑾 董羽 孟宇 《计算机工程与科学》 CSCD 北大核心 2024年第12期2099-2108,共10页
CORDIC(坐标旋转数字计算机)算法是一种用于计算三角函数和其他数学运算的算法,被广泛应用于数字信号处理、计算机图形学等领域。CORDIC算法仅需要加减和移位运算,特别适合布署在硬件平台。传统CORDIC算法的局限在于迭代次数过多,虽然... CORDIC(坐标旋转数字计算机)算法是一种用于计算三角函数和其他数学运算的算法,被广泛应用于数字信号处理、计算机图形学等领域。CORDIC算法仅需要加减和移位运算,特别适合布署在硬件平台。传统CORDIC算法的局限在于迭代次数过多,虽然不少研究对此进行了优化,但也增加了硬件开销且易造成精度丢失。为此,基于Hybrid CORDIC算法和Double step branching CORDIC算法,给出了一种CORDIC优化算法——高精度两步分支混合CORDIC(HD CORDIC)算法。该算法在迭代次数上减少到N/4+“1”(N为微旋转角度个数及位宽),并给出了新的混合角度集的划分公式,以达到ε<2-(N-2)的高精度,与基本CORDIC算法(ε<2-(N-1))相近,且不用计算缩放因子K。HD CORDIC算法采用流水线结构,流水线级数仅为N/4+3(不含缩放因子补偿操作的基本CORDIC算法为N+2)。采用Verilog对所提算法进行了硬件实现,并在XILINX Zynq-7000 xc7z100ffv900-2 FPGA平台上进行了综合,实验评估显示,当输入角度位宽为16时,工作频率为315.66 MHz,完成1次正余弦函数运算仅需6个时钟周期。相比于XILINX CORDIC IP,HD CORDIC算法处理时间减少了59.13%,LUT开销减少了55.74%,Register开销减少了80.24%,功耗降低了35.99%。 展开更多
关键词 CORDIC优化算法 Hybrid CORDIC架构 两步分支 三角函数 现场可编程门阵列
在线阅读 下载PDF
上一页 1 2 97 下一页 到第
使用帮助 返回顶部