基于FPGA的Web服务定时系统设计与实现 被引量：1

1

作者 邵磊 倪明 王强 《计算机工程》 CAS CSCD 北大核心 2011年第21期222-224,共3页

根据现代高速网络及高Web服务性能的应用需求,提出一种基于现场可编程门阵列的Web服务器定时系统,实现定时服务模块及子模块的设计与验证。给出其与嵌入式RAM等其他硬件实现的对比和分析。该系统的时钟频率达125 MHz,可实现10万个客户... 根据现代高速网络及高Web服务性能的应用需求,提出一种基于现场可编程门阵列的Web服务器定时系统,实现定时服务模块及子模块的设计与验证。给出其与嵌入式RAM等其他硬件实现的对比和分析。该系统的时钟频率达125 MHz,可实现10万个客户端连接数的毫秒级定时服务设计要求,并移植到专用Web服务器的ASIC中。 展开更多

关键词 现场可编程门阵列 WEB服务器 定时服务 TCP/IP协议

在线阅读 下载PDF 职称材料

考虑开关结电容的高频谐振型DC-DC变换器实时仿真建模方法研究

2

作者 孙宗辉 郭希铮 +2 位作者 王诗楠 王玉乐 游小杰 《中国电机工程学报》 北大核心 2025年第10期3973-3983,I0034,共12页

开关结电容在高频谐振型DC-DC变换器开关暂态实现过程中起主要作用,但在二值电阻模型中增加结电容将导致仿真步长与计算量大幅增加。为此,该文提出一种考虑开关结电容的实时仿真建模方法。首先,通过建立等效的状态方程,将变换器模型分... 开关结电容在高频谐振型DC-DC变换器开关暂态实现过程中起主要作用,但在二值电阻模型中增加结电容将导致仿真步长与计算量大幅增加。为此,该文提出一种考虑开关结电容的实时仿真建模方法。首先,通过建立等效的状态方程,将变换器模型分割为系统级模型与器件级模型从而减小模型矩阵的乘法运算量。其次,采用双时钟域现场可编程门阵列(field-programmable gate array,FPGA)实现方案优化时序路径。最后,在FPGA上实现250kHz开关频率的全桥型LLC谐振变换器实时仿真建模,系统级模型仿真步长为50ns,器件级模型仿真步长可低至10ns,验证所提方法在开关暂态快速仿真中的实用性。由FPGA资源利用率及实验对比结果所知,所提建模方法可以实现较低的FPGA资源消耗并具有较高的精度。 展开更多

关键词 开关结电容 高频谐振型DC-DC变换器 二值电阻模型 实时仿真 双时钟域 现场可编程门阵列

在线阅读 下载PDF 职称材料

一种基于FPGA的开关中值滤波算法研究 被引量：8

3

作者 丁继生 卫伟 +1 位作者 杨依忠 解光军 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2016年第4期490-493,共4页

去除噪声是数字图像处理过程中的一个重要问题,对实时性要求高的系统而言,还要有足够的速度。文章基于现场可编程门阵列(field-programmable gate array,FPGA)处理图像并行特性,提出了一种适宜于FPGA实现的开关中值滤波算法,该算法利用... 去除噪声是数字图像处理过程中的一个重要问题,对实时性要求高的系统而言,还要有足够的速度。文章基于现场可编程门阵列(field-programmable gate array,FPGA)处理图像并行特性,提出了一种适宜于FPGA实现的开关中值滤波算法,该算法利用求中值过程中计算所得的极值,通过比较极值起到开关作用;设计了开关中值滤波器的硬件架构,并对其进行仿真、分析和说明。Matlab仿真结果表明,该算法可以有效地去除图像的椒盐噪声,能更好地保护图像细节。 展开更多

关键词 图像处理 实时处理 中值滤波 现场可编程门阵列 去噪

在线阅读 下载PDF 职称材料

适用于行波传变的电子式互感器信号采集与合并单元的设计与实现 被引量：8

4

作者 董义华 孙同景 徐丙垠 《电力自动化设备》 EI CSCD 北大核心 2013年第3期147-151,161,共6页

提出了一种实现宽频带数据传输的电子式电流互感器方案。该设计方案包含了普通信号功能模块和行波信号处理模块,可同时满足数字化变电站间隔层设备的普通信号处理要求和行波测距等设备的暂态行波信号处理要求;在采集端采用分路采集的方... 提出了一种实现宽频带数据传输的电子式电流互感器方案。该设计方案包含了普通信号功能模块和行波信号处理模块,可同时满足数字化变电站间隔层设备的普通信号处理要求和行波测距等设备的暂态行波信号处理要求;在采集端采用分路采集的方式,后续的数据处理利用现场可编程门阵列(FPGA)器件。试验结果表明,运用了所提方案的电子式电流互感器,可正确还原原始信号、采集/处理/传送行波信号,满足行波传输的要求。 展开更多

关键词 电子式互感器 采样 行波信号 频带宽度 现场可编程门阵列

在线阅读 下载PDF 职称材料

基于SATA的嵌入式直接存储系统 被引量：9

5

作者 王超 刘伟 张德聪 《计算机工程》 CAS CSCD 2012年第12期232-235,共4页

研究嵌入式高速存储系统的应用问题,分析传统数据存储系统存在的不足,提出一种基于SATA的嵌入式直接存储系统设计方法。该方法参照完整实现SATA物理层和链路层协议,根据嵌入式存储需求组合SATA传输层和应用层协议建立DMA控制模块,在现... 研究嵌入式高速存储系统的应用问题,分析传统数据存储系统存在的不足,提出一种基于SATA的嵌入式直接存储系统设计方法。该方法参照完整实现SATA物理层和链路层协议,根据嵌入式存储需求组合SATA传输层和应用层协议建立DMA控制模块,在现场可编程门阵列中构建符合SATA标准的存储通道。SATA存储通道实现数据到SATA存储设备的直接存储,通过扩展SATA存储通道实现存储系统带宽及容量的扩展。实验结果表明,该方法能解决带宽瓶颈和通用性问题,达到良好的存储效果。 展开更多

关键词 SATA协议 多通道 直接存储 嵌入式系统 存储带宽 现场可编程门阵列

在线阅读 下载PDF 职称材料

基于现场可编程门阵列的CCD相机自动调光 被引量：11

6

作者 黄辉 周进 《光学精密工程》 EI CAS CSCD 北大核心 2014年第2期426-433,共8页

针对CCD相机在一些特殊场合成像时遇到的前后两帧图像场景不一致、应用环境多样性等问题,提出了一种基于图像直方图统计和分块均值的自动调光算法。该算法首先分析一帧图像的亮度分布,并计算出下一帧图像的最佳均值。然后根据该均值调... 针对CCD相机在一些特殊场合成像时遇到的前后两帧图像场景不一致、应用环境多样性等问题,提出了一种基于图像直方图统计和分块均值的自动调光算法。该算法首先分析一帧图像的亮度分布,并计算出下一帧图像的最佳均值。然后根据该均值调整下一帧图像的曝光量,使其合理曝光。实验结果表明,利用此方法可以获得整体亮度合适的图像。在统计直方图后,计算最佳均值只需利用到直方图和几个均值,与图像本身的大小没有关系,所以计算量非常小;在像素时钟为60MHz时,每次计算时间为6μs。另外,此方法具备较好的场景适应能力,满足场景时刻变化时CCD相机自动调光以及实时性的要求。 展开更多

关键词 CCD相机 自动调光 直方图 曝光量 现场可编程门阵列

在线阅读 下载PDF 职称材料

小卫星模拟系统中多路串行通信系统设计 被引量：4

7

作者 张文凯 关桂霞 +3 位作者 赵海盟 王明志 吴太夏 晏磊 《计算机应用》 CSCD 北大核心 2013年第12期3477-3481,共5页

针对小卫星模拟系统中星载计算机与相机载荷通信及控制问题,研发多路串行通信控制系统。系统设计采用Host-Target模式,在星载计算机(Host)端软件实现多路通信管理子系统,设计基于现场可编程门阵列(FPGA)的相机载荷分控单元(Target);同时... 针对小卫星模拟系统中星载计算机与相机载荷通信及控制问题,研发多路串行通信控制系统。系统设计采用Host-Target模式,在星载计算机(Host)端软件实现多路通信管理子系统,设计基于现场可编程门阵列(FPGA)的相机载荷分控单元(Target);同时,在RS-232通信协议基础上提出一种多路串行通信协议,完成星载计算机与相机载荷分控单元的通信控制。用SignalTapⅡ逻辑分析工具捕捉FPGA内部实时信号对系统性能进行验证,结果表明该系统可对单一或者多路相机载荷进行灵活控制与管理。 展开更多

关键词 小卫星模拟系统 相机载荷 RS-232通信协议 现场可编程门阵列 多路控制

在线阅读 下载PDF 职称材料

基于现场可编程门阵列的地铁直流保护装置母线采集模块设计 被引量：1

8

作者 杨海英 李辉 李钢 《城市轨道交通研究》 北大核心 2013年第11期103-106,共4页

研究和开发了一种改进的地铁直流保护母线采集模块,用于地铁直流高压母线电压隔离、数据采集和传输。该模块应用FPGA(现场可编程门阵列)实现直流母线电压和电流等相关数据的采集,并且以光纤为媒介实现数据的传输。还详细介绍了该装置的... 研究和开发了一种改进的地铁直流保护母线采集模块,用于地铁直流高压母线电压隔离、数据采集和传输。该模块应用FPGA(现场可编程门阵列)实现直流母线电压和电流等相关数据的采集,并且以光纤为媒介实现数据的传输。还详细介绍了该装置的实现方案、试验和试运行情况。实践表明,该装置不仅能够满足保护设备工作环境的高绝缘要求,也保证了数据传输的高速和高可靠性。 展开更多

关键词 地铁 直流保护 现场可编程门列阵

在线阅读 下载PDF 职称材料

基于CCSDS的Turbo码译码器设计与实现 被引量：2

9

作者 向良军 刘东华 郑林华 《计算机工程》 CAS CSCD 北大核心 2011年第S1期282-286,290,共6页

在对CCSDS标准Turbo码编译码原理和Log-MAP算法进行分析介绍的基础上,给出Turbo码译码器的FPGA设计和实现方法,分析基于移动窗技术实现软输入软输出译码的电路设计和实现流程。仿真结果表明,所实现的Turbo码译码器的性能与理论曲线相比... 在对CCSDS标准Turbo码编译码原理和Log-MAP算法进行分析介绍的基础上,给出Turbo码译码器的FPGA设计和实现方法,分析基于移动窗技术实现软输入软输出译码的电路设计和实现流程。仿真结果表明,所实现的Turbo码译码器的性能与理论曲线相比,增益损失不超过0.3 dB。 展开更多

关键词 TURBO码 CCSDS标准 现场可编程门阵列 迭代译码

在线阅读 下载PDF 职称材料

高速串行数据处理模块的设计与实现 被引量：3

10

作者 徐健 侯振龙 +1 位作者 龚东磊 方明 《计算机工程》 CAS CSCD 北大核心 2016年第3期289-294,共6页

为提高现有密码模块中数据加解密算法的多样性和安全性,设计并实现一种基于双现场可编程门阵列(FPGA)与数字信号处理器(DSP)架构的数据处理模块。2片FPGA分别与DSP通过外部存储器接口(EMIF)总线进行互联。FPGA 1#利用PCIe,EMIF总线实现... 为提高现有密码模块中数据加解密算法的多样性和安全性,设计并实现一种基于双现场可编程门阵列(FPGA)与数字信号处理器(DSP)架构的数据处理模块。2片FPGA分别与DSP通过外部存储器接口(EMIF)总线进行互联。FPGA 1#利用PCIe,EMIF总线实现其与上位机和DSP的通信,并结合分散-收集型直接内存存取模块最大化PCIe链路带宽。FPGA 2#使用AURORA协议与FPGA 1#进行串行通信,实现多个加解密算法的并行工作,同时支持算法的全局和局部重构。DSP负责数据加解密算法的参数配置、密钥生成与安全管理。在中标麒麟操作系统下的板级功能与性能验证结果表明,该模块与主机的通信速率可达11.36 Gb/s,同时具有密码安全性高和算法可重构的特点,适用于高速数据协同处理领域。 展开更多

关键词 直接内存存取 数字信号处理器 PCIe总线 现场可编程门阵列 中标麒麟操作系统

在线阅读 下载PDF 职称材料

面向可重构计算系统的模块映射算法 被引量：2

11

作者 刘杰 吴强 赵全伟 《计算机工程》 CAS CSCD 2012年第3期276-279,283,共5页

为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPE... 为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPEG编码测试实例的实验结果表明,运用该算法实现的模块映射方案其程序执行速度是软件实现方式的3.31倍,是硬件方式的2.59倍。 展开更多

关键词 可重构计算 模块映射算法 动态部分可重构 重构时间 现场可编程门阵列

在线阅读 下载PDF 职称材料

直接数字波形合成中存储结构改进方法 被引量：1

12

作者 朱文戈 叶凌云 《计算机工程》 CAS CSCD 2014年第7期230-234,共5页

直接数字波形合成(DDWS)可以最大程度保证信号的细节不遗漏,是模拟不规则波形的主要技术手段。现有DDWS存储结构虽然能解决速度性能与存储空间之间的矛盾,但是周期采样数必须是并行通道数的整数倍,限制了信号的输出精度。针对该问题,提... 直接数字波形合成(DDWS)可以最大程度保证信号的细节不遗漏,是模拟不规则波形的主要技术手段。现有DDWS存储结构虽然能解决速度性能与存储空间之间的矛盾,但是周期采样数必须是并行通道数的整数倍,限制了信号的输出精度。针对该问题,提出一种存储结构改进方法。通过研究波形数据输出序列的规律,改进地址发生器,对并行输出数据进行自适应选择,增加并行重构器,实现并行数据自适应排序。在现场可编程门阵列(FPGA)平台上进行综合后仿真验证,结果表明,该方法能克服周期采样数受限的不足,提高信号的输出精度,且逻辑增量小于FPGA总逻辑资源的1%,在硬件资源上具有明显优势。 展开更多

关键词 直接数字波形合成 存储结构 自适应 并行重构器 现场可编程门阵列 综合后仿真 输出精度

在线阅读 下载PDF 职称材料

LDLT分解协处理器的并行结构研究

13

作者 郭磊 唐玉华 +1 位作者 周杰 董亚卓 《计算机工程》 CAS CSCD 北大核心 2011年第21期241-243,254,共4页

为提高LDLT分解协处理器的性能,基于FPGA平台,研究其并行结构。分析循环片间的数据依赖关系,提出LDLT分解细粒度并行算法,并在可扩展一维阵列处理器中加以实现,利用主机、算法加速器组成单精度浮点LDLT分解协处理器的并行结构。实验结... 为提高LDLT分解协处理器的性能,基于FPGA平台,研究其并行结构。分析循环片间的数据依赖关系,提出LDLT分解细粒度并行算法,并在可扩展一维阵列处理器中加以实现,利用主机、算法加速器组成单精度浮点LDLT分解协处理器的并行结构。实验结果表明,与运行在2.50 GHz Pentium微处理器上的C代码相比,该协处理器可获得32.03倍~43.25倍的性能提升。 展开更多

关键词 LDLT分解 现场可编程门阵列 细粒度并行 协处理器

在线阅读 下载PDF 职称材料

面向国产CPU的可重构计算系统设计及性能探究 被引量：8

14

作者 彭福来 于治楼 +2 位作者 陈乃阔 耿士华 李凯一 《计算机工程与应用》 CSCD 北大核心 2018年第23期36-41,共6页

为了提升国产平台的计算性能,采用国产CPU+FPGA的异构架构,设计了基于国产CPU的可重构计算系统。该系统包括基于国产CPU的主机单元和FPGA可重构加速单元,主机单元负责逻辑判断与管理调度等任务,FPGA负责对计算密集型任务进行加速,并采用... 为了提升国产平台的计算性能,采用国产CPU+FPGA的异构架构,设计了基于国产CPU的可重构计算系统。该系统包括基于国产CPU的主机单元和FPGA可重构加速单元,主机单元负责逻辑判断与管理调度等任务,FPGA负责对计算密集型任务进行加速,并采用OpenCL框架模型进行编程,以缩短FPGA的开发周期。为了验证该系统的性能,采用AES加密算法来测试该系统的计算性能,通过对不同长度的明文进行AES加密测试,并与CPU串行处理结果进行对比,得出:相比于单核FT-1500A CPU串行加密方式,采用可重构计算系统并行加密能够获得120多倍的加速比,且此加速比会随着明文长度的增加而成非线性增大。实验结果表明:基于国产CPU的可重构计算系统能够大幅提升国产平台的计算性能。 展开更多

关键词 可重构计算 国产CPU 现场可编程门阵列(fpga) AES算法 OPENCL

在线阅读 下载PDF 职称材料

用于DVB-S的全数字QPSK解调器方案

15

作者 常洪明 林基明 +1 位作者 符杰林 唐永军 《计算机工程与应用》 CSCD 北大核心 2011年第13期74-76,130,共4页

根据Digital Video Broadcasting-Satellite(DVB-S)标准,设计了一种结构简单、算法易于FPGA硬件实现、可纠频偏范围大、性能较稳定的全数字正交相移键控调制(Quadrature Phase Shift Keying,QPSK)解调器系统实现方案,经过企业FPGA硬件... 根据Digital Video Broadcasting-Satellite(DVB-S)标准,设计了一种结构简单、算法易于FPGA硬件实现、可纠频偏范围大、性能较稳定的全数字正交相移键控调制(Quadrature Phase Shift Keying,QPSK)解调器系统实现方案,经过企业FPGA硬件平台调试,已被某商业产品采用。 展开更多

关键词 数字卫星广播系统标准(DVB-S) 正交相移键控调制(QPSK) 现场可编程门阵列(fpga)

在线阅读 下载PDF 职称材料

基于折叠变换的CORDIC算法实现

16

作者 黄宇声 李朝海 《雷达科学与技术》 2014年第4期446-449,共4页

在现代数字信号处理领域中,CORDIC算法是一种重要的数学计算方法。该算法采用一种迭代的方式,运算简便,被广泛应用于乘除法、开方以及一些三角函数运算当中。但CORDIC算法需要较高的迭代级数以保证运算精度,在进行FPGA实现时仍然会消耗... 在现代数字信号处理领域中,CORDIC算法是一种重要的数学计算方法。该算法采用一种迭代的方式,运算简便,被广泛应用于乘除法、开方以及一些三角函数运算当中。但CORDIC算法需要较高的迭代级数以保证运算精度,在进行FPGA实现时仍然会消耗较多的硬件逻辑资源。为进一步减少CORDIC算法实现时的资源消耗,设计并实现了一种基于折叠变换的CORDIC算法。相比传统的流水结构CORDIC算法,该折叠结构的CORDIC算法消耗的硬件资源大大减少。文中给出了这一方法的实现结构,并给出了仿真结果。 展开更多

关键词 CORDIC算法 流水结构 折叠变换 现场可编程门阵列(fpga)

在线阅读 下载PDF 职称材料