期刊文献+
共找到54篇文章
< 1 2 3 >
每页显示 20 50 100
Effect and mechanism of on-chip electrostatic discharge protection circuit under fast rising time electromagnetic pulse
1
作者 Mao Xinyi Chai Changchun +3 位作者 Li Fuxing Lin Haodong Zhao Tianlong Yang Yintang 《强激光与粒子束》 CAS CSCD 北大核心 2024年第10期44-52,共9页
The electrostatic discharge(ESD)protection circuit widely exists in the input and output ports of CMOS digital circuits,and fast rising time electromagnetic pulse(FREMP)coupled into the device not only interacts with ... The electrostatic discharge(ESD)protection circuit widely exists in the input and output ports of CMOS digital circuits,and fast rising time electromagnetic pulse(FREMP)coupled into the device not only interacts with the CMOS circuit,but also acts on the protection circuit.This paper establishes a model of on-chip CMOS electrostatic discharge protection circuit and selects square pulse as the FREMP signals.Based on multiple physical parameter models,it depicts the distribution of the lattice temperature,current density,and electric field intensity inside the device.At the same time,this paper explores the changes of the internal devices in the circuit under the injection of fast rising time electromagnetic pulse and describes the relationship between the damage amplitude threshold and the pulse width.The results show that the ESD protection circuit has potential damage risk,and the injection of FREMP leads to irreversible heat loss inside the circuit.In addition,pulse signals with different attributes will change the damage threshold of the circuit.These results provide an important reference for further evaluation of the influence of electromagnetic environment on the chip,which is helpful to carry out the reliability enhancement research of ESD protection circuit. 展开更多
关键词 fast rising time electromagnetic pulse damage effect electrostatic discharge protection circuit damage location prediction
在线阅读 下载PDF
带电器件模型静电放电等效仿真电路与计算分析 被引量:1
2
作者 夏敏峰 张宇 +2 位作者 高志良 冯娜 万发雨 《航天器环境工程》 CSCD 2024年第4期468-475,共8页
带电器件模型(CDM)静电放电描述的是器件自身出现静电感应带电进而形成静电放电冲击的过程,是航天器电子产品地面电装/装联过程中面临的主要静电放电风险之一。针对CDM静电放电开展等效电路模型研究与设计,对其充/放电原理及发生过程进... 带电器件模型(CDM)静电放电描述的是器件自身出现静电感应带电进而形成静电放电冲击的过程,是航天器电子产品地面电装/装联过程中面临的主要静电放电风险之一。针对CDM静电放电开展等效电路模型研究与设计,对其充/放电原理及发生过程进行分析;对该等效电路模型进行理论、实验与仿真研究,考察各参数对静电放电波形特性的影响。比对验证表明,等效电路的放电波形与标准波形具有较高的一致性:CDM静电放电表现为上升沿为百ps量级、最大峰值电流为数A量级、正/负周期多次振荡的冲击信号;器件自身等效电容越大则冲击脉冲越强,通路电阻也会明显改变静电冲击波形样态。地面操作中应充分考虑CDM静电放电风险,采取措施降低静电放电对电路和器件可能造成的损伤。 展开更多
关键词 静电放电 静电防护 带电器件模型 电路分析
在线阅读 下载PDF
IC静电放电瞬态场测试系统校准方法探讨
3
作者 张成 吕刚 +1 位作者 陈彦 强晓霄 《电子产品可靠性与环境试验》 2024年第3期90-93,共4页
随着集成电路的集成度呈几何级数增长和高分子材料的广泛应用,集成电路静电放电(ESD)危害越发严重。据估计,仅美国每年因此造成的损失就高达100亿美元。为了降低研发成本、减少周期时长,把电磁兼容(EMC)测试提前到了集成电路阶段进行,... 随着集成电路的集成度呈几何级数增长和高分子材料的广泛应用,集成电路静电放电(ESD)危害越发严重。据估计,仅美国每年因此造成的损失就高达100亿美元。为了降低研发成本、减少周期时长,把电磁兼容(EMC)测试提前到了集成电路阶段进行,各测试仪器开发商研发了多种ESD瞬态场抗扰度测试系统,因其具有设备小巧、价格便宜、操作简单等优点而受到热捧,但相关的计量校准研究很少。介绍了测试系统的工作原理,提出采用标准传感器和矢量网络分析仪测量瞬态电磁场强度的校准方案。详细论述了校准原理和参数计算方法,并进行了校准验证,测量结果重复性最好可达0.3 dB。 展开更多
关键词 校准 集成电路 电磁兼容 静电放电 瞬态场 抗扰度
在线阅读 下载PDF
CMOS混合电压接口电路的静电防护策略分析
4
作者 代建宾 马侠 田也 《集成电路应用》 2024年第7期12-15,共4页
阐述CMOS混合电压接口电路的静电防护策略。探讨测试堆叠NMOS(Stacked-NMOS)和不加特别ESD保护的混合电压接口电路ESD性能的方法。为了解决混合电压接口电路ESD问题,有针对性地实现三种不同ESD保护方案,并给出具体的电路设计和测试结果。
关键词 集成电路 静电防护策略 接口电路
在线阅读 下载PDF
PTS装置分层真空轴向绝缘堆设计 被引量:18
5
作者 王勐 关永超 +6 位作者 宋盛义 夏明鹤 计策 刘其能 邹文康 杨尊 谢卫平 《强激光与粒子束》 EI CAS CSCD 北大核心 2010年第4期777-781,共5页
对PTS装置分层真空轴向绝缘堆的设计和分析方法进行了研究。利用全电路模拟方法得到了绝缘堆各层的电压波形。利用静电场数值模拟方法,对每层堆中的绝缘环、电极环、均压环、场调整环以及两端接口部分的形状都进行了设计和优化。2维和3... 对PTS装置分层真空轴向绝缘堆的设计和分析方法进行了研究。利用全电路模拟方法得到了绝缘堆各层的电压波形。利用静电场数值模拟方法,对每层堆中的绝缘环、电极环、均压环、场调整环以及两端接口部分的形状都进行了设计和优化。2维和3维静电场模拟结果表明,绝缘堆的设计能够满足静电场设计要求。采用2维PIC程序初步计算了绝缘堆金属均压环真空侧电子发射对电压分配不均压度的影响,计算结果表明,真空侧的电子发射会较大地影响绝缘堆电压分配的均匀度,进而对绝缘堆的全堆闪络概率造成较大的影响。 展开更多
关键词 真空轴向绝缘堆 全电路模拟 静电场数值模拟 粒子模拟
在线阅读 下载PDF
磁绝缘传输线的有损线模型 被引量:7
6
作者 宋盛义 仇旭 +1 位作者 王文斗 谢卫平 《强激光与粒子束》 EI CAS CSCD 北大核心 2005年第5期746-750,共5页
开发了一种磁绝缘传输线(MITL)的电路模拟方法。以传输线模拟方法TLCODE为基础,将MITL分成若干段有损传输线单元,每个单元由一段无损传输线及一个对地损失电阻组成。根据磁绝缘准则判断单元的磁绝缘状况并计算相关参量,推导丝阵负载条件... 开发了一种磁绝缘传输线(MITL)的电路模拟方法。以传输线模拟方法TLCODE为基础,将MITL分成若干段有损传输线单元,每个单元由一段无损传输线及一个对地损失电阻组成。根据磁绝缘准则判断单元的磁绝缘状况并计算相关参量,推导丝阵负载条件下MITL末端界面电压的表达式,阐述模型的求解方法及步骤;用有损线模型计算阳加速器MITL得到的结果与实验结果基本吻合,表明模型正确有效。 展开更多
关键词 磁绝缘传输线 电路模拟 TLCODE方法 阳加速器
在线阅读 下载PDF
航天器供配电分系统电弧短路故障及其防护 被引量:6
7
作者 冯伟泉 韩国经 +3 位作者 刘业楠 王志浩 徐炎林 于丹 《航天器工程》 2013年第2期65-70,共6页
介绍了航天器电弧故障的机理,给出了不同材料的真空电弧特性,总结了航天器太阳电池阵、太阳电池阵驱动机构(SADA)和母线三大类电弧故障模式,提出了太阳电池阵电弧故障的一般防护方法,并介绍了国际标准ISO11221-2011试验验证方法。建议... 介绍了航天器电弧故障的机理,给出了不同材料的真空电弧特性,总结了航天器太阳电池阵、太阳电池阵驱动机构(SADA)和母线三大类电弧故障模式,提出了太阳电池阵电弧故障的一般防护方法,并介绍了国际标准ISO11221-2011试验验证方法。建议深入开展相关故障机理与防护和验证新技术研究,建立相关产品保证规范体系,以防止航天器电弧短路故障发生。 展开更多
关键词 航天器 供配电分系统 电弧短路 静电放电 防护
在线阅读 下载PDF
MOS器件静电潜在损伤的1/f噪声监测方法 被引量:12
8
作者 花永鲜 庄奕琪 杜磊 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2001年第5期621-624,共4页
通过对MOS器件的静电应力试验以及监测试验过程中电参数和 1/f噪声的变化 ,发现 1/f噪声对于由静电应力引起的潜在损伤要比电参数的变化敏感得多 .在同样的静电应力条件下 ,1/f噪声的相对变化量比跨导的相对退化量大 6倍以上 .分析表明 ... 通过对MOS器件的静电应力试验以及监测试验过程中电参数和 1/f噪声的变化 ,发现 1/f噪声对于由静电应力引起的潜在损伤要比电参数的变化敏感得多 .在同样的静电应力条件下 ,1/f噪声的相对变化量比跨导的相对退化量大 6倍以上 .分析表明 ,起源于边界陷阱的 1/f噪声对于静电诱发的氧化层电荷和界面陷阱两类缺陷同时敏感 ,而电参数的变化主要取决于其中一类缺陷 .因此 ,1/f噪声的测试可以作为一种经济、有效、完全非破坏性的工具 。 展开更多
关键词 静电 MOS器件 噪声监测
在线阅读 下载PDF
CMOS工艺中栅耦合ESD保护电路 被引量:6
9
作者 杜鸣 郝跃 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2006年第4期547-549,共3页
为了克服大尺寸静电放电损伤防护元件存在的不均匀导通情况,提出了一种改进的静电放电损伤保护电路方案.该方案利用栅漏交叠区的结扩散电容作为耦合元件,电容耦合作用使大尺寸元件在静电放电损伤事件发生时能够均匀导通,从而有效提高静... 为了克服大尺寸静电放电损伤防护元件存在的不均匀导通情况,提出了一种改进的静电放电损伤保护电路方案.该方案利用栅漏交叠区的结扩散电容作为耦合元件,电容耦合作用使大尺寸元件在静电放电损伤事件发生时能够均匀导通,从而有效提高静电放电损伤保护电路的抗静电能力. 展开更多
关键词 静电放电损伤 电容耦合 保护电路
在线阅读 下载PDF
小规模在线演化组合电路的ESD主动防护特性 被引量:3
10
作者 满梦华 原亮 +3 位作者 巨政权 常小龙 施威 谢方方 《高技术通讯》 CAS CSCD 北大核心 2012年第10期1077-1082,共6页
利用电磁环境效应实验与行为级失效建模方法,研究了在线演化组合逻辑电路的静电放电(ESD)主动防护特性。首先,基于内进化虚拟重配置技术和笛卡儿遗传编码思想,提出了一种门级在线可重构组合电路系统模型,结合非支配多目标演化算... 利用电磁环境效应实验与行为级失效建模方法,研究了在线演化组合逻辑电路的静电放电(ESD)主动防护特性。首先,基于内进化虚拟重配置技术和笛卡儿遗传编码思想,提出了一种门级在线可重构组合电路系统模型,结合非支配多目标演化算法和演化策略实现了组合电路的多目标演化设计方法。进而,参照国际电工委员会静电放电抗扰度测试标准分析了电路单元的受扰规律并建立了行为级失效模型。最后,选择2位乘法器、2位加法器及北卡罗莱纳微电子中心(MCNC)基准库中的小规模组合逻辑电路为对象,在多种ESD干扰环境下实验证明了演化电路具有高可靠和强容错的主动防护特性。 展开更多
关键词 电磁防护仿生 静电放电(ESD) 组合逻辑 演化电路 主动防护
在线阅读 下载PDF
90nm CMOS工艺下电压触发的ESD检测电路 被引量:2
11
作者 杨兆年 刘红侠 +1 位作者 朱嘉 费晨曦 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第3期54-60,共7页
提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某... 提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某些特殊因素误触发后,仍然可以自行关断,而不会进入闩锁状态.在3V静电放电仿真时,该电路能产生28mA触发电流,以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时,漏电流仅为42(45)nA.仿真结果表明,该检测电路可成功用于纳米级CMOS工艺的集成电路静电保护. 展开更多
关键词 反馈 检测电路 静电放电 电压触发
在线阅读 下载PDF
静电力平衡式微型硅加速度计方案分析 被引量:6
12
作者 郭秀中 陈家斌 《中国惯性技术学报》 EI CSCD 1995年第3期38-43,54,共7页
静电力平衡式微型硅加速度计是一种新型加速度计。本文对这种加速度计的3种典型方案进行了分析,导出静电力(力矩)、静电力平衡回路刚度(角刚度)及加速度测量范围的表达式。有关结果可为这种加速度计参数设计提供理论依据。
关键词 微型硅加速度计 静电力平衡回路 刚度
在线阅读 下载PDF
CMOS集成电路中ESD保护技术研究 被引量:3
13
作者 王翠霞 许维胜 +2 位作者 余有灵 吴启迪 范学峰 《现代电子技术》 2008年第8期1-3,共3页
分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点... 分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护。 展开更多
关键词 静电放电 失效模式 ESD保护电路 栅耦合
在线阅读 下载PDF
S波段单片低噪声放大器 被引量:3
14
作者 彭龙新 李建平 +1 位作者 蒋幼泉 魏同立 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2004年第1期5-9,共5页
S波段单片低噪声放大器采用了 0 5 μm3英寸 ( 76.2mm)砷化镓赝配高电子迁移率晶体管工艺 ,由三级自偏电路构成 ,单电源 ( + 5V)供电 .对 3英寸圆片上的放大器芯片进行直流测试后 ,随机抽取一定数量的样品装架测量 ,并对放大器进行... S波段单片低噪声放大器采用了 0 5 μm3英寸 ( 76.2mm)砷化镓赝配高电子迁移率晶体管工艺 ,由三级自偏电路构成 ,单电源 ( + 5V)供电 .对 3英寸圆片上的放大器芯片进行直流测试后 ,随机抽取一定数量的样品装架测量 ,并对放大器进行了增益和相位的统计 .统计表明 :在S波段带宽 30 0MHz范围内 ,增益在 2 4 5~ 2 6dB范围内 ,相位线性度小于 1°,相位偏差± 7°,噪声系数最大 1 4dB ,输入输出驻波最大 1 4,1dB压缩输出功率大于 1 0 5dBm .另外 ,还对放大器进行了高温。 展开更多
关键词 赝配高电子迁移率晶体管 微波单片集成电路 单片低噪声放大器 静电
在线阅读 下载PDF
多模计数器静电放电损伤的失效分析 被引量:3
15
作者 席善斌 裴选 +3 位作者 刘玮 高兆丰 彭浩 黄杰 《半导体技术》 CSCD 北大核心 2017年第10期784-789,共6页
静电放电(ESD)损伤会降低半导体器件和集成电路的可靠性并导致其性能退化。针对一款国产2-32型多模计数器的失效现象,通过分析该计数器的电路结构,利用X射线成像、显微红外热成像、光束感生电阻变化以及钝化层、金属化层去除等技术对计... 静电放电(ESD)损伤会降低半导体器件和集成电路的可靠性并导致其性能退化。针对一款国产2-32型多模计数器的失效现象,通过分析该计数器的电路结构,利用X射线成像、显微红外热成像、光束感生电阻变化以及钝化层、金属化层去除等技术对计数器进行了失效分析,将失效点准确定位至输出端口逻辑单元电路的2只晶体管上。分析结果表明,多模计数器的ESD损伤使输出端口驱动晶体管以及为负载晶体管提供栅偏置的前级电路晶体管同时受损,导致计数器端口高、低电平输出均失效而丧失计数功能。对相关的失效机理展开了讨论,同时提出了在电路研制和使用过程中的ESD防护措施。 展开更多
关键词 多模计数器 单片微波集成电路(MMIC) 静电放电(ESD) 失效分析 失效定位
在线阅读 下载PDF
90nm CMOS工艺下3×V_(DD)容限静电检测电路 被引量:1
16
作者 杨兆年 刘红侠 朱嘉 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第1期56-61,206,共7页
提出一种90nm 1.2VCMOS工艺下只用低压器件的新型3×VDD容限的静电检测电路.该电路利用纳米工艺MOSFET的栅极泄漏特性和反馈技术来控制触发晶体管并进而开启箝位器件(可控硅整流器),同时采用多级叠加结构以承受高电压应力.在静电放... 提出一种90nm 1.2VCMOS工艺下只用低压器件的新型3×VDD容限的静电检测电路.该电路利用纳米工艺MOSFET的栅极泄漏特性和反馈技术来控制触发晶体管并进而开启箝位器件(可控硅整流器),同时采用多级叠加结构以承受高电压应力.在静电放电时,该电路能产生38mA的触发电流.在3×VDD电压下工作时,每个器件都处于安全电压范围,在25℃时漏电流仅为52nA.仿真结果表明,该检测电路可成功用于3×VDD容限的接口缓冲器. 展开更多
关键词 检测电路 静电泄放 反馈 泄漏特性 叠加晶体管
在线阅读 下载PDF
利用键合线提高ESD保护电路射频性能的研究 被引量:1
17
作者 杨涛 李昕 +2 位作者 陶煜 陈良月 高怀 《半导体技术》 CAS CSCD 北大核心 2011年第10期804-808,共5页
提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高了ESD保护电路射频性能。针对一款达林顿结构ESD保护电路,制作了现有ESD保护电路结构和新型ESD保护电路... 提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高了ESD保护电路射频性能。针对一款达林顿结构ESD保护电路,制作了现有ESD保护电路结构和新型ESD保护电路结构的测试板级电路,测试结果表明:两种ESD保护电路结构的抗静电能力均达到20 kV,现有ESD保护电路结构在0~4.3 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为4.3 GHz;新型ESD保护电路结构在0~5.6 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为5.6 GHz。 展开更多
关键词 ESD保护电路 键合线 新型结构 抗静电能力 射频性能
在线阅读 下载PDF
二次静电放电仿真与实验研究 被引量:1
18
作者 王健 万发雨 +1 位作者 汪项伟 季启政 《电波科学学报》 EI CSCD 北大核心 2019年第3期257-263,共7页
二次静电放电(secondary electrostatic discharge,SESD)是一种由一次静电放电引起的发生在仪器内部微小缝隙间的击穿放电现象,可对晶体管等很多元件造成破坏.文章首先搭建由静电放电模拟电路、二次放电模拟电路和电流靶电路组成的电路... 二次静电放电(secondary electrostatic discharge,SESD)是一种由一次静电放电引起的发生在仪器内部微小缝隙间的击穿放电现象,可对晶体管等很多元件造成破坏.文章首先搭建由静电放电模拟电路、二次放电模拟电路和电流靶电路组成的电路级仿真模型,初步探索SESD的波形,并与初始模型进行对比分析,验证已知的理论.其次基于实验研究与数据分析的方法,总结二次放电波形特点、峰值特性和时延特性.研究表明:二次放电电流峰值大于一次放电电流峰值,且受放电电压、放电时延等参数影响;二次放电的时延呈正态分布.这一研究结果符合并验证了目前对二次放电微观过程研究所得出的相关理论. 展开更多
关键词 静电放电 二次放电 电路仿真模型 实验研究 放电特性
在线阅读 下载PDF
机车辅助电源控制端静电放电问题处理方法研究
19
作者 窦爱玉 张岳明 +3 位作者 颜伟 张宇环 刘勇 郭青龙 《南京师范大学学报(工程技术版)》 CAS 2013年第1期11-14,39,共5页
针对机车辅助电源控制端的静电放电(ESD)抗扰度问题,分析了静电放电产生和骚扰机理,研究了静电放电的处理方法,提出了针对控制端印刷电路板(PCB)静电放电问题的解决方法.试验结果表明,所提方法可以有效提高机车辅助电源控制端ESD抗扰度... 针对机车辅助电源控制端的静电放电(ESD)抗扰度问题,分析了静电放电产生和骚扰机理,研究了静电放电的处理方法,提出了针对控制端印刷电路板(PCB)静电放电问题的解决方法.试验结果表明,所提方法可以有效提高机车辅助电源控制端ESD抗扰度等级,达到GB/T17626.2—2006标准要求. 展开更多
关键词 辅助电源 控制端 静电放电 印刷电路板
在线阅读 下载PDF
静电除尘装置中倍压整流电路的输出电压 被引量:3
20
作者 曲振江 刘娜 朱伟 《沧州师范学院学报》 2014年第1期4-10,共7页
从能量、电量和电压三个平衡关系出发,分析了静电除尘装置中倍压整流电路的输出电压与负载、倍压整流电路元件参数、升压变压器分布参数、PWM逆变电路的工作状态的数量关系,给出了它们的关系表达式,并把计算结果和实际装置的实际输出进... 从能量、电量和电压三个平衡关系出发,分析了静电除尘装置中倍压整流电路的输出电压与负载、倍压整流电路元件参数、升压变压器分布参数、PWM逆变电路的工作状态的数量关系,给出了它们的关系表达式,并把计算结果和实际装置的实际输出进行了对照,说明分析结果是符合实际情况的,同时也指出了分析结果与实际情况不完全符合的地方,为以后进一步的分析研究指出了方向. 展开更多
关键词 高压静电除尘 倍压整流电路 谐振频率比 脉冲占空比 RCf乘积
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部