期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到9篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
DICE型D触发器三模冗余实现及辐照实验验证 被引量：5
1
作者 张丹丹 杨海钢 +3 位作者 李威 黄志洪 高丽江 李天文 《半导体技术》 CAS CSCD 北大核心 2014年第7期495-500,共6页
分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D... 分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMR&DICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMR&DICE型D触发器具有最小的翻转截面。 展开更多
关键词 抗单粒子翻转(SEU) 三模冗余(TMR) 双互锁存储单元(dice) 触发器 辐照实验
在线阅读 下载PDF
基于版图设计的DICE触发器单粒子翻转加固技术 被引量：1
2
作者 赖晓玲 张健 +2 位作者 巨艇 朱启 郭阳明 《西北工业大学学报》 EI CAS CSCD 北大核心 2022年第6期1305-1311,共7页
D触发器是时序逻辑电路的基础,随着集成电路工艺尺寸进入纳米级,单粒子多节点翻转(single event multiple upset, SEMU)现象趋于严重,双互锁存单元(dual interlocked storage cell, DICE)触发器加固设计方法的抗单粒子翻转(single event... D触发器是时序逻辑电路的基础,随着集成电路工艺尺寸进入纳米级,单粒子多节点翻转(single event multiple upset, SEMU)现象趋于严重,双互锁存单元(dual interlocked storage cell, DICE)触发器加固设计方法的抗单粒子翻转(single event upset, SEU)能力已不能满足宇航需求。基于纳米工艺下D触发器的SEU加固技术以及DICE结构的翻转机理,兼顾电路性能、面积和功耗等资源开销,提出了一种以DICE电路结构为基础的版图级抗SEU触发器设计方法,并采用商用65 nm工艺实现了一款抗SEU的D触发器设计,其面积仅为商用结构触发器的1.8倍。电路功能及辐照性能仿真表明,该触发器的建立时间和传输延迟与商用结构触发器相当,在线性传输能(linear energy transfer, LET)阈值大约为37 MeV·cm~2/mg的Ge离子轰击下没有发生SEU,触发器电路的性能和抗单粒子软错误能力表现优秀。在抗辐照专用集成电路设计中,极大节省了由加固D触发器电路所带来的面积、布线资源和时序开销。 展开更多
关键词 辐射效应 dice触发器 单粒子翻转 版图加固
在线阅读 下载PDF
静态随机存储器双向互锁存储单元的抗老化设计 被引量：1
3
作者 刘士兴 范对鹏 +3 位作者 程龙 王世超 丁力 易茂祥 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2017年第7期1453-1461,共9页
为了延长抗辐照静态随机存储器双向互锁存储单元(DICE)电路的使用时限,得到偏置温度不稳定性效应(BTI)老化效应对DICE单元性能的具体影响,提出抗老化设计方案.通过SPICE仿真实验,分析DICE单元的老化特性,发现因老化加重的读干扰和半选... 为了延长抗辐照静态随机存储器双向互锁存储单元(DICE)电路的使用时限,得到偏置温度不稳定性效应(BTI)老化效应对DICE单元性能的具体影响,提出抗老化设计方案.通过SPICE仿真实验,分析DICE单元的老化特性,发现因老化加重的读干扰和半选择干扰是影响DICE结构的SRAM单元稳定性和寿命的主要原因.针对DICE单元抗辐照结构的特性,提出新的DICE单元读写端口结构.通过在组成读写端口的4个晶体管之间加入额外的控制晶体管,阻断了DICE单元存储节点相连的路径,消除了读干扰和半选择干扰的影响,避免了单元的读故障和半选择故障的出现.改进后的DICE单元在读状态和半选择状态时的抗辐照能力与改进前相比得到了提升.通过仿真实验,验证了改进后DICE单元的功能正确性和抗老化有效性,直接减少了DICE单元经过108 s老化后22.6%的读失效率. 展开更多
关键词 双向互锁存储单元(dice) 偏置温度不稳定性 控制晶体管 读干扰 半选择干扰 抗老化
在线阅读 下载PDF
32nm CMOS工艺三点翻转自恢复锁存器设计 被引量：1
4
作者 黄正峰 潘尚杰 +5 位作者 曹剑飞 宋钛 欧阳一鸣 梁华国 倪天明 鲁迎春 《电子学报》 EI CAS CSCD 北大核心 2021年第2期394-400,共7页
CMOS工艺的特征尺寸不断缩减,电荷共享效应诱发的单粒子三点翻转成为研究热点.本文提出了一种单粒子三点翻转自恢复的抗辐射加固锁存器:Hydra-DICE(Dual Interlocked Storage Cell).该锁存器基于24个同构的交叉耦合单元(Cross-Coupled E... CMOS工艺的特征尺寸不断缩减,电荷共享效应诱发的单粒子三点翻转成为研究热点.本文提出了一种单粒子三点翻转自恢复的抗辐射加固锁存器:Hydra-DICE(Dual Interlocked Storage Cell).该锁存器基于24个同构的交叉耦合单元(Cross-Coupled Elements,CCE)排列成阵列结构.当内部任意三个节点同时发生单粒子翻转时,该锁存器都可以自行恢复到正确的逻辑值.与具有等效三点自恢复能力的TNURL(Triple Node Upset Self-Recoverable Latch)锁存器相比,该Hydra-DICE锁存器面积开销降低50%,延迟降低48.28%,功耗降低25%,功耗延迟积降低61.21%.仿真结果表明,该加固锁存器在容错性能、面积开销、延迟和功耗方面取得了很好的折中. 展开更多
关键词 锁存器 单粒子翻转 双模互锁存储单元 抗辐射加固 自恢复
在线阅读 下载PDF
基于信号跳变时间可调整的容错路由器
5
作者 张颖 江建慧 +1 位作者 李华伟 李晓维 《同济大学学报（自然科学版）》 EI CAS CSCD 北大核心 2015年第2期305-311,共7页
设计了一种基于信号跳变时间可调整(STTA)的片上网路容错路由器.首先,这种路由器能够准确预测总线的串扰故障,并通过错开信号跳变的方法容忍总线的串扰故障.然后,为了容忍寄存器上的单事件翻转(SEU),路由器中所有的寄存器被替换成双内... 设计了一种基于信号跳变时间可调整(STTA)的片上网路容错路由器.首先,这种路由器能够准确预测总线的串扰故障,并通过错开信号跳变的方法容忍总线的串扰故障.然后,为了容忍寄存器上的单事件翻转(SEU),路由器中所有的寄存器被替换成双内锁单元(DICE).结果表明:基于STTA的路由器仅需在普通路由器上增加46%的面积开销和70%的功耗开销,就能容忍总线上串扰导致的故障和寄存器上的SEU.与基于TS-HC-TMR和SCAC-TMR方法的容错路由器相比,基于STTA的路由器至少减少了93%的面积和55%的功耗开销,有效地解决了容错路由器开销过大的问题. 展开更多
关键词 容错路由器 信号跳变时间可调整(STTA) 总线串扰效应 单事件翻转(SEU) 双内锁单元(dice)
在线阅读 下载PDF
一种基于40nm CMOS体硅工艺的抗单粒子翻转触发器设计
6
作者 王海滨 侍言 +1 位作者 郭刚 韩光洁 《小型微型计算机系统》 CSCD 北大核心 2023年第12期2851-2857,共7页
随着集成电路尺寸的不断减小,触发器受到单粒子打击时,电荷共享效应会使触发器电路的多个节点同时翻转.基于此,提出了一种新的触发器结构,即Rectangle DFF,可以有效过滤输入上的单粒子瞬态、并对三节点翻转免疫.该触发器由时钟晶体管堆... 随着集成电路尺寸的不断减小,触发器受到单粒子打击时,电荷共享效应会使触发器电路的多个节点同时翻转.基于此,提出了一种新的触发器结构,即Rectangle DFF,可以有效过滤输入上的单粒子瞬态、并对三节点翻转免疫.该触发器由时钟晶体管堆栈架构和一个抗三节点翻转的锁存器组成,锁存器部分由12个交叉耦合的反相器和3个二输入的C单元结构组成.通过时钟晶体管堆栈结构可以屏蔽单粒子瞬态,由于3个C单元的输入不会同时翻转,能够有效屏蔽电路中的软错误.在40nm CMOS体硅工艺下的SPECTRE仿真表明,与基准的三模冗余触发器相比,面积开销降低15%,延迟降低44%,功率延迟积降低2%. 展开更多
关键词 触发器设计 单粒子三节点翻转 抗辐照加固 双联锁存储单元
在线阅读 下载PDF
抗单粒子翻转的高可靠移位寄存器设计 被引量：1
7
作者 苏梦瑶 陈旭斌 +6 位作者 邱仅朋 王志宇 刘家瑞 陈华 尚永衡 刘东栋 郁发新 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2016年第4期792-798,共7页
为了提高传统移位寄存器的可靠性和耐辐射性,提出抗单粒子翻转(SEU)的高可靠移位寄存器.该设计基于TSMC 0.18μm 1.8V1P5M工艺,利用双边复位、位线分离和三模冗余技术,设计双边上电复位(POR)和SEU加固双互锁存储单元(DICE)结构.从原理... 为了提高传统移位寄存器的可靠性和耐辐射性,提出抗单粒子翻转(SEU)的高可靠移位寄存器.该设计基于TSMC 0.18μm 1.8V1P5M工艺,利用双边复位、位线分离和三模冗余技术,设计双边上电复位(POR)和SEU加固双互锁存储单元(DICE)结构.从原理图和版图两个层面,对传统移位寄存器结构进行全面SEU加固.为了模拟单粒子效应,在电路敏感节点注入不同线性能量传输(LET)的瞬态电流脉冲,利用Spectre仿真器及BSIM3v3物理模型,结合瞬态电路分析理论,对所设计的移位寄存器进行抗单粒子翻转性能仿真验证.仿真结果表明,提出的双边复位POR和SEU加固DICE电路在LET为100MeV·cm2/mg时不发生翻转.与传统的移位寄存器相比,设计的移位寄存器的抗单粒子翻转能力有显著的提高,具备高可靠性和辐射耐受性,可以用于航天领域的CMOS芯片设计. 展开更多
关键词 单粒子翻转 双边上电复位 位线分离 三模冗余 双互锁存储单元
在线阅读 下载PDF
基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计 被引量：1
8
作者 张宇飞 余超 +2 位作者 常永伟 单毅 董业民 《半导体技术》 CAS CSCD 北大核心 2018年第5期335-340,400,共7页
基于130 nm部分耗尽绝缘体上硅（SOI）CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余（TMR）的改进的抗辐射加固技术,可以同时验证非加固... 基于130 nm部分耗尽绝缘体上硅（SOI）CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余（TMR）的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置。对双互锁存储单元（DICE）加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比。测试结果显示,应用DICE加固的存储单元电路在99.8 MeV·cm^2·mg^（-1）的线性能量转移（LET）阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm^2·mg^（-1）和99.8 MeV·cm^2·mg^（-1）两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁。结果证明,基于SOI CMOS工艺的抗辐射加固设计（RHBD）可以显著提升存储单元电路的抗单粒子翻转能力。 展开更多
关键词 标准单元库 单粒子效应(SEE) 双互锁存储单元(dice) 抗辐射加固设计(RHBD) 绝缘体上硅(SOI)
在线阅读 下载PDF
双立互锁单元单粒子效应加固方法研究 被引量：1
9
作者 俞剑 《计算机工程》 CAS CSCD 2013年第3期272-274,278,共4页
经典双立互锁单元主从型触发器存在由逆向驱动引起的单粒子翻转情况。为此,通过在主从两级之间插入缓冲器阻断反向驱动路径来解决该问题。对一款双立互锁加固芯片进行地面重粒子实验,实验结果显示,改进型双立互锁单元触发器不仅能消除... 经典双立互锁单元主从型触发器存在由逆向驱动引起的单粒子翻转情况。为此,通过在主从两级之间插入缓冲器阻断反向驱动路径来解决该问题。对一款双立互锁加固芯片进行地面重粒子实验,实验结果显示,改进型双立互锁单元触发器不仅能消除单粒子功能中断,而且能减少单粒子翻转情况。 展开更多
关键词 辐射效应 单粒子效应 单粒子瞬态 辐射加固设计 双立互锁单元
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部