期刊文献+
共找到15篇文章
< 1 >
每页显示 20 50 100
带残余频偏的软扩频信号伪码序列盲估计
1
作者 张天骐 张慧芝 +1 位作者 罗庆予 方蓉 《系统工程与电子技术》 EI CSCD 北大核心 2024年第10期3586-3593,共8页
针对带残余频偏的软扩频信号伪码序列盲估计难的问题,提出一种奇异值分解(singular value decomposition,SVD)结合全数字锁相环(digital phase locked loop,DPLL)的方法。所提方法首先对待处理信号通过不重叠分段生成数据矩阵,每段信号... 针对带残余频偏的软扩频信号伪码序列盲估计难的问题,提出一种奇异值分解(singular value decomposition,SVD)结合全数字锁相环(digital phase locked loop,DPLL)的方法。所提方法首先对待处理信号通过不重叠分段生成数据矩阵,每段信号长度为一倍伪码周期;然后利用其自相关矩阵的右上角元素估计失步点进行同步,并且在重新计算自相关矩阵后根据较大特征值个数估计进制数;最后通过多次快速SVD算法结合DPLL最终实现伪码序列的盲估计。仿真结果显示,所提方法在低信噪比条件下可以有效估计出带残余频偏的软扩频信号的伪码序列,并且性能优于其他对比方法。 展开更多
关键词 软扩频信号 盲估计 残余频偏 奇异值分解 全数字锁相环
在线阅读 下载PDF
Application of novel super-exponential iteration algorithm in underwater acoustic channel
2
作者 NING Xiaoling FU Bing +3 位作者 ZHANG Linsen QIU Jiahao ZHU Lei FENG Chengxu 《Journal of Systems Engineering and Electronics》 SCIE CSCD 2024年第5期1122-1131,共10页
A novel variable step-size modified super-exponential iteration(MSEI)decision feedback blind equalization(DFE)algorithm with second-order digital phase-locked loop is put forward to improve the convergence performance... A novel variable step-size modified super-exponential iteration(MSEI)decision feedback blind equalization(DFE)algorithm with second-order digital phase-locked loop is put forward to improve the convergence performance of super-exponential iteration DFE algorithm.Based on the MSEI-DFE algorithm,it is first proposed to develop an error function as an improvement to the error function of MSEI,which effectively achieves faster convergence speed of the algorithm.Subsequently,a hyperbolic tangent function variable step-size algorithm is developed considering the high variation rate of the hyperbolic tangent function around zero,so as to further improve the convergence speed of the algorithm.In the end,a second-order digital phase-locked loop is introduced into the decision feedback equalizer to track and compensate for the phase rotation of equalizer input signals.For the multipath underwater acoustic channel with mixed phase and phase rotation,quadrature phase shift keying(QPSK)and 16 quadrature amplitude modulation(16QAM)modulated signals are used in the computer simulation of the algorithm in terms of convergence and carrier recovery performance.The results show that the proposed algorithm can considerably improve convergence speed and steady-state error,make effective compensation for phase rotation,and efficiently facilitate carrier recovery. 展开更多
关键词 super-exponential decision feedback variable stepsize phase rotation digital phase-locked loop underwater acoustic channel
在线阅读 下载PDF
水声信道均衡算法比较研究 被引量:6
3
作者 裴晓黎 宁小玲 +1 位作者 刘忠 张建强 《计算机工程与应用》 CSCD 2014年第1期111-115,共5页
简述了自适应均衡算法和盲均衡算法在水声通信中的应用现状,以及典型的几种均衡算法。分别采用稀疏多径信道和混合相位信道对几种典型的自适应算法和盲均衡算法的均方误差(MSE)性能进行了仿真比较,结果显示,判决反馈均衡器(DFE)结构的... 简述了自适应均衡算法和盲均衡算法在水声通信中的应用现状,以及典型的几种均衡算法。分别采用稀疏多径信道和混合相位信道对几种典型的自适应算法和盲均衡算法的均方误差(MSE)性能进行了仿真比较,结果显示,判决反馈均衡器(DFE)结构的算法在以上复杂水声环境中均衡效果良好;采用稀疏多径相位旋转复信道对典型的自适应、盲均衡算法进行了仿真比较,结果表明,在相同的条件下,自适应算法受相位的影响较小,收敛速度快于盲均衡算法。消声水池实验表明了带二阶数字锁相环(DPLL)和DFE结构的均衡算法均具有较好的载波恢复性能,实现了对相位偏差的跟踪,提高了克服多径效应和多普勒频移补偿的能力。 展开更多
关键词 水声信道 自适应均衡 盲均衡 判决反馈 数字锁相环 digital phase-locked loop(dpll)
在线阅读 下载PDF
扩频通信同步系统中锁相环的设计 被引量:7
4
作者 杨颖 陈培 +1 位作者 王云 陈杰 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2010年第2期243-248,共6页
针对扩频通信系统的载波同步,提出一套完善的数字锁相环设计方案.该方案利用新颖的可控根法完成1~3阶模拟锁相环(APLL)环路参数设计,并实现从模拟域到数字域的转换,得到的数字锁相环(DPLL)的环路参数由单边环路噪声带宽BL和采... 针对扩频通信系统的载波同步,提出一套完善的数字锁相环设计方案.该方案利用新颖的可控根法完成1~3阶模拟锁相环(APLL)环路参数设计,并实现从模拟域到数字域的转换,得到的数字锁相环(DPLL)的环路参数由单边环路噪声带宽BL和采样间隔丁确定.分别对各阶数字锁相环的稳定约束、各种输入条件下的相位误差瞬态响应、稳态相位误差以及存在噪声时环路的跟踪性能进行理论分析,从而得到BL与T的选取原则.实验结果证明了分析的正确性和设计的有效性. 展开更多
关键词 载波同步 数字锁相环 扩频通信系统
在线阅读 下载PDF
数字中频感应加热电源的研究 被引量:5
5
作者 朴兴哲 杨松 薛玉善 《电源学报》 CSCD 2013年第3期77-81,共5页
针对传统模拟中频控制系统的不足,对新型数字中频控制系统进行了研究和设计。提出一种基于DSP DS80C320微控制器为控制核心,主开关元件采用IGBT的数字感应加热系统,设计了系统的主电路、控制电路的结构。针对串联型感应加热电源频率跟... 针对传统模拟中频控制系统的不足,对新型数字中频控制系统进行了研究和设计。提出一种基于DSP DS80C320微控制器为控制核心,主开关元件采用IGBT的数字感应加热系统,设计了系统的主电路、控制电路的结构。针对串联型感应加热电源频率跟踪的要求,阐述了一种新型的数字锁相环(DPLL)控制方法,并对相位补偿与启动问题进行了探讨,最终给出了实验电路和实验结果。实际应用证明具有功率调节范围宽、频率变化小的优点,适用于在中频感应加热中的应用。 展开更多
关键词 感应加热 串联谐振 数字锁相环 相位补偿 功率调节
在线阅读 下载PDF
内嵌数字锁相环的自适应空时联合均衡器在水下高速数字通信中的应用研究 被引量:6
6
作者 刘云涛 杨莘元 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2005年第5期658-662,共5页
为了克服水下信道严重的时变多途干扰和衰落对水下通信的影响,提高水下通信的作用距离和可靠性,在水下高速数字通信中对内嵌数字锁相环(digital phase-locked loop,DPLL)的自适应空时DFE(判决反馈均衡器)进行了研究和分析,给出了这种自... 为了克服水下信道严重的时变多途干扰和衰落对水下通信的影响,提高水下通信的作用距离和可靠性,在水下高速数字通信中对内嵌数字锁相环(digital phase-locked loop,DPLL)的自适应空时DFE(判决反馈均衡器)进行了研究和分析,给出了这种自适应空时判决反馈均衡器中各种算法和参数条件下的仿真结果.并给出了采用这种自适应空时判决反馈均衡器的水下通信系统的湖水试验结果,结果表明这种均衡器是可行和有效的. 展开更多
关键词 水下通信 空时DFE 自适应均衡 dpll
在线阅读 下载PDF
超高频RFID读写器数字接收机设计 被引量:1
7
作者 魏鹏 李波 +2 位作者 杨玉庆 王俊宇 闵昊 《计算机工程》 CAS CSCD 北大核心 2011年第15期240-242,共3页
针对超高频无源标签返回信号能量差异显著、数据率偏差大的特点,提出一种超高频无线射频识别(RFID)读写器数字接收机的实现方案。采用包含功率估计、数字锁相环同步和差分解码等模块的接收机方案,实现快速准确的接收。该数字接收机经过M... 针对超高频无源标签返回信号能量差异显著、数据率偏差大的特点,提出一种超高频无线射频识别(RFID)读写器数字接收机的实现方案。采用包含功率估计、数字锁相环同步和差分解码等模块的接收机方案,实现快速准确的接收。该数字接收机经过Matlab仿真验证,在Xilinx Spartan3E平台上实现并测试通过。与常用的多组相关器接收机方案相比,该数字接收机能以更少的硬件资源消耗实现更高性能的接收效果。 展开更多
关键词 无线射频识别 数字接收机 数字锁相环 符号同步 功率估计
在线阅读 下载PDF
高性能同步相量测量装置守时钟研制 被引量:10
8
作者 钟山 付家伟 王晓茹 《电力系统自动化》 EI CSCD 北大核心 2006年第1期68-72,97,共6页
同步相量测量装置(PMU)可靠工作的关键是作为同步采样脉冲源的全球定位系统(GPS) 的秒脉冲的可靠性。针对由于气候、故障及其他因素可能造成秒脉冲失效的情况,采用数字锁相环 技术,利用复杂可编程逻辑器件(CPLD)及高精度晶振,研制了一... 同步相量测量装置(PMU)可靠工作的关键是作为同步采样脉冲源的全球定位系统(GPS) 的秒脉冲的可靠性。针对由于气候、故障及其他因素可能造成秒脉冲失效的情况,采用数字锁相环 技术,利用复杂可编程逻辑器件(CPLD)及高精度晶振,研制了一种高性能的PMU守时钟。GPS 信号正常时,守时钟跟踪输入的秒脉冲;秒脉冲失效时,守时钟则提供一定误差范围内与秒脉冲同 步的替代信号。文中分析了其性能,通过仿真和实验进行了验证。 展开更多
关键词 同步相量测量装置 全球定位系统 秒脉冲 复杂可编程逻辑器件 数字锁相环 守时钟
在线阅读 下载PDF
三阶锁相环环路滤波器参数设计 被引量:21
9
作者 王宇舟 《电讯技术》 2008年第9期51-55,共5页
锁相环在通信、遥测、导航等领域有着广泛的应用,三阶锁相环由于其频率斜率跟踪能力,越来越受到重视,特别是深空探测的极窄带应用。利用系统稳定性分析方法和高阶系统分析理论,分别对两种模型的二阶环路滤波器,即理想二阶滤波器和三参... 锁相环在通信、遥测、导航等领域有着广泛的应用,三阶锁相环由于其频率斜率跟踪能力,越来越受到重视,特别是深空探测的极窄带应用。利用系统稳定性分析方法和高阶系统分析理论,分别对两种模型的二阶环路滤波器,即理想二阶滤波器和三参数滤波器模型,推导了参数设计公式,给出三阶锁相环设计参数的模拟及数字环路公式,并与JPL数字锁相环(DPLL)的设计参数经验公式进行比较。仿真结果表明,3种设计方法近似相同,而所推导的参数设计方法优点在于可以灵活配置系统的零、极点的位置以及阻尼系数等多种参数,为各种变带宽和自适应算法提供理论和应用基础。 展开更多
关键词 深空探测 数字锁相环 环路滤波器 稳定条件 高阶系统分析 参数设计
在线阅读 下载PDF
宽频带数字锁相环设计及基于FPGA的实现 被引量:8
10
作者 李晓东 《电子测量技术》 2006年第5期103-106,121,共5页
简要介绍了一种在FPGA中实现全数字锁相环(DPLL)的原理与方法,重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。文中采用较为简单的方法实现了捕获时间小而捕获带宽又相当宽的全数字锁相环,解决了“捕获时... 简要介绍了一种在FPGA中实现全数字锁相环(DPLL)的原理与方法,重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。文中采用较为简单的方法实现了捕获时间小而捕获带宽又相当宽的全数字锁相环,解决了“捕获时间”和“捕获带宽”指标相互矛盾的问题。可直接用于同步串行通信中二进制码流的同步时钟的恢复,且可自动跟踪接收码流速率的变换。该设计是基于FPGA的模块化设计,便于其他数字系统设计及通信系统的移植和集成。 展开更多
关键词 dpll FPGA 数字环路滤波器 时钟恢复 宽频带
在线阅读 下载PDF
小型飞行器距离测量的两种方法 被引量:1
11
作者 胡永红 张小林 《传感器技术》 CSCD 北大核心 2003年第3期39-41,44,共4页
介绍了小型飞行器传感器测距、无线电字同步测距两种方法。并以某小型飞行器为例,分别给出了两种测距方法的设计原理及精度分析。对两种测距方法的飞行数据进行验证表明:无线电字同步测距方法弥补了传感器测距法低空测量精度低之不足,... 介绍了小型飞行器传感器测距、无线电字同步测距两种方法。并以某小型飞行器为例,分别给出了两种测距方法的设计原理及精度分析。对两种测距方法的飞行数据进行验证表明:无线电字同步测距方法弥补了传感器测距法低空测量精度低之不足,是一种实用的低成本、高精度的距离测量方法。 展开更多
关键词 传感器测距 字同步测距 数字锁相环 误差分析
在线阅读 下载PDF
一种大频偏和低信噪比条件下的全数字锁相环设计 被引量:18
12
作者 帅涛 刘会杰 +1 位作者 梁旭文 杨根庆 《电子与信息学报》 EI CSCD 北大核心 2005年第8期1208-1212,共5页
全数字锁相环设计是相干解调全数字接收机载波同步和位同步的关键技术,而大频偏和低信噪比分别从两个方面增加了环路设计的难度。该文在此背景下,以捕获时间和跟踪性能为指标,从模拟环路分析出发,给出一种适用于大频偏和低信噪比条件的... 全数字锁相环设计是相干解调全数字接收机载波同步和位同步的关键技术,而大频偏和低信噪比分别从两个方面增加了环路设计的难度。该文在此背景下,以捕获时间和跟踪性能为指标,从模拟环路分析出发,给出一种适用于大频偏和低信噪比条件的全数字锁相环设计。 展开更多
关键词 数字锁相环 多普勒频偏 低信噪比 同步
在线阅读 下载PDF
基于数字锁相环的星载光谱仪本地时钟源设计 被引量:3
13
作者 田禹泽 王煜 +2 位作者 代海山 方华 刘文清 《电子与信息学报》 EI CSCD 北大核心 2017年第10期2397-2403,共7页
该文针对太阳同步轨道卫星由于通讯误码导致卫星时钟不正常翻转造成的错误,提出了纠错策略。基于卫星时钟和本地时钟授时误差互补的特点,设计了一种应用于低频输入信号和大倍频系数条件下的数字锁相环(DPLL),利用数字锁相环使本地时钟... 该文针对太阳同步轨道卫星由于通讯误码导致卫星时钟不正常翻转造成的错误,提出了纠错策略。基于卫星时钟和本地时钟授时误差互补的特点,设计了一种应用于低频输入信号和大倍频系数条件下的数字锁相环(DPLL),利用数字锁相环使本地时钟跟踪卫星时钟秒脉冲的相位波动,实时消除本地时钟的累积误差。对该时钟源进行了理论分析和实验验证,用现场可编程门阵列(FPGA)予以实现。实验表明,该设计实现的时钟源可以实时纠正卫星时钟出现的秒脉冲不正常翻转、秒脉冲丢失、时间包跳变、时间包丢失等错误,最短可以在5个输入时钟周期内进入锁定状态,稳定工作时每秒累积误差小于100μs,可作为星载光谱仪本地时钟源使用。 展开更多
关键词 数字锁相环 反馈控制 比例积分控制 倍频 FPGA
在线阅读 下载PDF
软件接收机中DSB-SC信号载波同步的一种算法 被引量:1
14
作者 李利 罗伟雄 《电讯技术》 北大核心 2002年第1期71-75,共5页
本文提出了软件接收机中抑制载波双边带调幅 (DSB -SC)信号载波同步的一种算法 ,根据下变频后的基带信号估计出收发载波的频差 ,并经卡尔曼滤波后结合数字锁相环以达到载波捕获范围宽、跟踪速度快、环路噪声小的特点。
关键词 软件无线电 接收机 载波同步 数字锁相环 算法 DSB-SC信号
在线阅读 下载PDF
中科SoC的USB1.1OHCI主机控制器IP设计
15
作者 梅张雄 张志敏 郑为民 《计算机工程》 EI CAS CSCD 北大核心 2005年第15期37-38,67,共3页
系统阐述了USB1.1OHCI主机控制器IP的功能、结构、各功能模块的电路设计和实现方法,介绍了主机串行接口引擎模块及其时钟和数据恢复电路以及并行CRC算法的设计。为了验证OHCI主机控制器功能正确性,在中科SoC虚拟验证平台上对该主机控制... 系统阐述了USB1.1OHCI主机控制器IP的功能、结构、各功能模块的电路设计和实现方法,介绍了主机串行接口引擎模块及其时钟和数据恢复电路以及并行CRC算法的设计。为了验证OHCI主机控制器功能正确性,在中科SoC虚拟验证平台上对该主机控制器做了系统级模拟验证,验证结果证明了设计的正确性。 展开更多
关键词 USB主机控制器 开放主机总线接口 数字锁相环 CRC
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部