期刊文献+
共找到33篇文章
< 1 2 >
每页显示 20 50 100
CC-NUMA系统中一种块传输通讯机制的设计与实现 被引量:1
1
作者 张峻 庞征斌 +3 位作者 郑义 谢旻 徐炜遐 周兴铭 《计算机工程与科学》 CSCD 2008年第1期138-141,共4页
本文描述了一种CC-NUMA结点控制器内实现的通信机制,通信请求通过描述符进行提交,利用CC-NUMA硬件实现的Cache一致性协议,实现高性能的一致性数据传输。基于这种通信机制,实现了高速通信软件接口,使用用户级通信技术,将硬件的通讯功能... 本文描述了一种CC-NUMA结点控制器内实现的通信机制,通信请求通过描述符进行提交,利用CC-NUMA硬件实现的Cache一致性协议,实现高性能的一致性数据传输。基于这种通信机制,实现了高速通信软件接口,使用用户级通信技术,将硬件的通讯功能抽象出来给应用层使用,在测试中获得了较好的性能。 展开更多
关键词 cc-NUMA 描述符 一致性块传输 通信接口
在线阅读 下载PDF
CC-NUMA并行系统通信优化的变换技术
2
作者 陈渝 nudt.edu.cn +2 位作者 李春江 杨学军 陈福接 《软件学报》 EI CSCD 北大核心 2000年第4期507-514,共8页
减少通信开销是并行编译优化的主要目标之一 .该文针对具有 cache一致性的非一致存储访问并行系统 ( CC- NUMA)的特点 ,提出通过结合计算变换和数据变换 ,在统一的代数框架下对并行程序进行通信优化的策略和方法 .通过实验测试 。
关键词 并行编译 通信优化 数据变换 cc-NUMA
在线阅读 下载PDF
MPD:结点具有多个并行缓存一致性域的CC-NUMA系统
3
作者 陈继承 赵雅倩 +3 位作者 李一韩 王恩东 史宏志 唐士斌 《计算机研究与发展》 EI CSCD 北大核心 2017年第4期775-786,共12页
大规模高速缓存一致性非均匀存储访问(cache coherence non-uniform memory access,CC-NUMA)系统通常采用两级一致性域方法来降低缓存一致性协议维护开销,提升系统性能.两级一致性域系统中,多个处理器互连,形成结点内一致性域;多个结点... 大规模高速缓存一致性非均匀存储访问(cache coherence non-uniform memory access,CC-NUMA)系统通常采用两级一致性域方法来降低缓存一致性协议维护开销,提升系统性能.两级一致性域系统中,多个处理器互连,形成结点内一致性域;多个结点互连,形成结点间一致性域.然而,受限于处理器直连能力与处理器可识别ID数,系统的单结点规模有限,系统规模的扩展不得不依靠增加结点数来实现,使得大规模CC-NUMA系统的结点间互连复杂度上升,跨结点访问带宽和延迟急剧增长,影响了系统性能的有效扩展.MPD系统通过在结点内构建多个并行缓存一致性域,突破了处理器直连能力与可识别ID数对单结点规模的限制,能够大幅减少结点数量,并将部分结点间访问转化为结点内访问,实现系统性能的有效扩展.理论分析和实验结果表明:采用同规格处理器的32路系统中,结点内4个并行缓存一致性域的MPD系统可实现结点数目减少75%、一致性目录存储开销节省40%以上、平均访问延迟降低约27.9%、系统整体性能提升约14.4%. 展开更多
关键词 cc-NUMA系统 两级一致性域 并行缓存一致性域 一致性协同芯片 系统可扩展性
在线阅读 下载PDF
冷原子光栅磁光阱的研制及CPT信号的探询 被引量:1
4
作者 朱雨濛 于治龙 +2 位作者 姚明昊 詹志明 刘小赤 《仪器仪表学报》 EI CAS CSCD 北大核心 2024年第2期120-128,共9页
相干布居囚禁原子钟在小型化方面具备不可替代的优势。由于热原子气室内部高压缓冲气体的限制,导致其频率稳定度仍有进一步提升的空间。利用激光冷却原子技术作为替代,可以有效提升其中长期性能。然而,目前的冷原子物理系统仍然相对复杂... 相干布居囚禁原子钟在小型化方面具备不可替代的优势。由于热原子气室内部高压缓冲气体的限制,导致其频率稳定度仍有进一步提升的空间。利用激光冷却原子技术作为替代,可以有效提升其中长期性能。然而,目前的冷原子物理系统仍然相对复杂,不利于原子钟整体系统的集成化和小型化。我们研制了高衍射效率光栅芯片、平面磁阱芯片以及微小型真空腔室,共同构建基于平面核心器件的磁光阱,利用单光束捕获冷原子2×106个。此外,为了简化CPT冷原子钟的激光系统,通过单激光结合时分复用系统的方式,仅用单一Rb D2线激光实现了原子冷却与CPT探询。以上的工作为将来实现微小型化高性能冷原子CPT钟的最终锁定和性能评估奠定了重要理论和技术基础。 展开更多
关键词 微波原子钟 相干布居囚禁 激光冷却 光栅芯片
在线阅读 下载PDF
软硬件混合的高效CHI协议分析
5
作者 赵祉乔 周理 +3 位作者 荀长庆 潘国腾 铁俊波 王伟征 《计算机工程与科学》 CSCD 北大核心 2024年第2期224-231,共8页
在片上系统SoC开发过程中,如何高效准确地进行功能验证与性能分析,是亟待解决的难题。针对目前在FPGA原型平台上对片上网络协议监测手段有限的问题,提出了一种软硬件混合的高效CHI协议监测和分析方法,通过SystemVerilog的直接编程接口DP... 在片上系统SoC开发过程中,如何高效准确地进行功能验证与性能分析,是亟待解决的难题。针对目前在FPGA原型平台上对片上网络协议监测手段有限的问题,提出了一种软硬件混合的高效CHI协议监测和分析方法,通过SystemVerilog的直接编程接口DPI连接C代码,由可综合的硬件部分提供共享函数体,不可综合的软件部分通过共享函数体从片上网络协议的各个通道捕捉待测SoC中的CHI报文,进行离线保存或在线检查。实验结果表明,该方法具有硬件资源占用少、可重用性高的优点,离线模式对仿真速率影响不大,在线模式可以在待测SoC运行的同时发现问题,能够实现在原型平台上对CHI协议报文的高效监测,有效加速SoC问题的定位和性能分析。 展开更多
关键词 CHI协议 FPGA 芯片验证 软硬件混合
在线阅读 下载PDF
基于节点预测的直接Cache一致性协议 被引量:33
6
作者 张骏 田泽 +1 位作者 梅魁志 赵季中 《计算机学报》 EI CSCD 北大核心 2014年第3期700-720,共21页
处理器性能的提升依赖于对存储系统性能的挖掘.随着片上集成内核数量的不断增大和特征尺寸的持续缩小,延迟、存储可扩展的Cache一致性协议已经成为提升访存效率的关键性因素.文中提出一种基于节点预测的直接Cache一致性协议-NPP协议... 处理器性能的提升依赖于对存储系统性能的挖掘.随着片上集成内核数量的不断增大和特征尺寸的持续缩小,延迟、存储可扩展的Cache一致性协议已经成为提升访存效率的关键性因素.文中提出一种基于节点预测的直接Cache一致性协议-NPP协议,研究一致性交互延迟隐藏和目录存储开销减少技术.针对读、写缺失中存在的间接性问题和现有解决方案破坏已有数据局部性、无法获得最近数据副本等问题,分别提出节点挂起技术和直接写缺失处理技术,有效隐藏了目录访问延迟.为了实现准确的节点预测,作者还提出基于“签名”回收的历史信息更新算法,避免了冗余更新和不完整更新.使用SPLASH-2测试程序集,在基于2DMESHNoC互联的64核CMP下,相对于全映射目录协议,NPP协议的平均执行时间降幅为21.78%~31.11%;平均读缺失延迟降低14.22%~18.9%;平均写缺失延迟降低17.89%~21.13%.而获得上述性能提升的代价是网络流量平均增加6.62%~7.28%. 展开更多
关键词 单芯片多处理器(CMP) 预测 一致性协议 目录 可扩展中图法
在线阅读 下载PDF
片上多核处理器存储一致性验证 被引量:13
7
作者 王朋宇 陈云霁 +2 位作者 沈海华 陈天石 张珩 《软件学报》 EI CSCD 北大核心 2010年第4期863-874,共12页
存储一致性验证是片上多核处理器功能验证的重要部分.由于验证并行程序的执行结果是否符合存储一致性模型理论上是NP难问题,现有的验证方法中只能采用一些时间复杂度大于O(n3)的不完全方法.发现在支持写原子性的多处理器系统中,两条执... 存储一致性验证是片上多核处理器功能验证的重要部分.由于验证并行程序的执行结果是否符合存储一致性模型理论上是NP难问题,现有的验证方法中只能采用一些时间复杂度大于O(n3)的不完全方法.发现在支持写原子性的多处理器系统中,两条执行时间不重叠的操作之间存在确定的时间序.通过引入时间序的概念,设计并实现了一种线性时间复杂度的存储一致性验证工具LCHECK.LCHECK利用时间序将验证局部化,使得在表示程序执行结果的有向图中,序关系边的推导和正确性检测都被限定在有限范围内.与现有其他方法相比,LCHECK时间复杂度低,对程序长度和访存地址数没有限制,因此验证效率更高.作为国产片上多核处理器龙芯3号的重要验证工具,LCHECK发现了一些存储系统的设计错误. 展开更多
关键词 存储一致性模型 验证 时间序 片上多核处理器 缓存一致性
在线阅读 下载PDF
片上多核处理器Cache一致性协议优化研究综述 被引量:5
8
作者 胡森森 计卫星 +3 位作者 王一拙 陈旭 付文飞 石峰 《软件学报》 EI CSCD 北大核心 2017年第4期1027-1047,共21页
现代晶体管技术在单芯片上集成多个处理器已经成为现实.近年来,随着多核处理器集成核数的不断增加,高速缓存的一致性问题凸显出来,已成为多核处理器的性能瓶颈之一,亟待解决.介绍了片上多核处理器一致性问题的由来.总结了多核时代高速... 现代晶体管技术在单芯片上集成多个处理器已经成为现实.近年来,随着多核处理器集成核数的不断增加,高速缓存的一致性问题凸显出来,已成为多核处理器的性能瓶颈之一,亟待解决.介绍了片上多核处理器一致性问题的由来.总结了多核时代高速缓存一致性协议设计的关键问题,综述了近年来学术界对一致性的研究.从程序访存行为模式、目录组织结构、一致性粒度、一致性协议流量、目录协议的可扩展性等方面,阐述了近年来缓存一致性协议性能优化的方向.对目前片上多核处理器缓存一致性协议设计中存在的问题进行了讨论,并指出了未来进一步研究的方向. 展开更多
关键词 片上多核处理器 缓存一致性协议 性能优化
在线阅读 下载PDF
针叶树废材覆盖控制苹果园和越橘园杂草发生的研究 被引量:4
9
作者 孟玉平 曹秋芬 横田清 《山西农业科学》 2002年第1期66-69,共4页
用针叶树皮制品 (CC -bark)和碎木屑制品 (CC -chip)在苹果园和越橘园树下覆盖 ,对其抑制杂草生长的效果进行了研究。杉树皮制品覆盖对杂草的抑制效果最好 ,覆盖厚度以 5cm为宜 ,可节省除草费用 80 %~ 90 %。
关键词 苹果园 越橘园 杂草控制 针叶树废材覆盖
在线阅读 下载PDF
一种微型化制造的双腔结构芯片原子钟^(87)Rb蒸汽腔(英文) 被引量:5
10
作者 李绍良 徐静 +1 位作者 张志强 吴亚明 《红外与激光工程》 EI CSCD 北大核心 2014年第5期1463-1468,共6页
碱金属蒸汽腔是芯片原子钟(CSACs)中重要的核心部件之一,其微型化制造具有重要的实用价值,同时也非常具有挑战性。采用MEMS技术批量化制作了具有双腔结构的芯片原子钟87Rb蒸汽腔阵列。在阳极键合过程中,通过原位化学反应产生纯净的87Rb... 碱金属蒸汽腔是芯片原子钟(CSACs)中重要的核心部件之一,其微型化制造具有重要的实用价值,同时也非常具有挑战性。采用MEMS技术批量化制作了具有双腔结构的芯片原子钟87Rb蒸汽腔阵列。在阳极键合过程中,通过原位化学反应产生纯净的87Rb元素蒸汽,缓冲气体(N2)采用反充的方法充入到87Rb蒸汽腔内以保证缓冲气体的压强可以精确的控制。所设计的双腔结构可以防止原位化学反应中产生的杂质阻挡光路,从而能够提高探测到的光信号的强度。通过原子钟桌面系统测试,得到了87Rb元素D1线的光学吸收谱和用于芯片原子钟锁频的误差信号,在90℃时,87Rb元素D1线纠偏信号的线宽(波峰与波谷间距)可达到0.53 kHz。测试结果表明,双腔结构的87Rb蒸汽腔满足芯片原子钟或其他芯片级原子器件的设计要求。 展开更多
关键词 ^87Rb蒸汽腔 芯片原子钟 相干布居数囚禁(CPT) 双腔结构 MEMS技术
在线阅读 下载PDF
窄线宽激光器技术及进展(特邀) 被引量:3
11
作者 朱涛 党来杨 +3 位作者 李嘉丽 兰天意 黄礼刚 史磊磊 《光子学报》 EI CAS CSCD 北大核心 2022年第8期55-75,共21页
窄线宽激光器具有极高的光谱纯度、极大的峰值谱密度、超长的相干长度和极低的相位噪声,因而作为核心光源在引力波探测、光学时钟、冷原子物理、相干光通信、光学精密测量以及微波光子信号处理等领域中具有重要应用。激光及应用研究的... 窄线宽激光器具有极高的光谱纯度、极大的峰值谱密度、超长的相干长度和极低的相位噪声,因而作为核心光源在引力波探测、光学时钟、冷原子物理、相干光通信、光学精密测量以及微波光子信号处理等领域中具有重要应用。激光及应用研究的深入开展,对激光器的综合参数性能提出了更高的要求,窄线宽激光器正沿着线宽超窄、时频超稳、波长可调和波长可扫等方向发展。立足激光腔内自发辐射与受激辐射的互作用原理,对激光腔的架构进行深入研究是目前实现窄线宽激光参数极致调控的重要研究思路之一。为了抑制自发辐射对受激辐射能量的扰动,激光自发明以来,逐渐发展了主腔激光、固定外腔反馈激光和自适应分布反馈激光等构型的激光器。其中,基于自适应分布反馈的激光架构主要是基于分布反馈对主激光腔内自发辐射的时空随机微扰进行深度抑制,达到对激光线宽进行波长自适应压缩的目的。本文首先介绍了窄线宽激光器的应用需求与架构演化脉络,随后介绍了主腔激光和固定外腔反馈激光的研究进展。然后重点介绍了新近发展的自适应分布反馈窄线宽激光器,对该类新型激光器的物理思想、核心器件和系统性能进行了分析和讨论。最后以分布式光纤传感、激光相干通信以及片上光信息处理作为典型应用领域介绍了窄线宽激光器的潜在应用,并展望了窄线宽激光器的发展前景和未来趋势。 展开更多
关键词 激光 窄线宽 相干性 自适应分布反馈 瑞利散射 光纤传感 相干通信 片上光子
在线阅读 下载PDF
多核处理器Cache一致性协议关键技术研究 被引量:5
12
作者 黄安文 张民选 《计算机工程与科学》 CSCD 北大核心 2009年第A01期104-108,共5页
多核处理器规模的不断扩大和核间通信机制的日益复杂,使得Cache一致性维护变得更加困难。本文从多核处理器Cache一致性问题的产生背景出发,分析监听协议、目录协议、Token协议和Hammer协议的实现机制以及在多核环境中的优缺点,分别从一... 多核处理器规模的不断扩大和核间通信机制的日益复杂,使得Cache一致性维护变得更加困难。本文从多核处理器Cache一致性问题的产生背景出发,分析监听协议、目录协议、Token协议和Hammer协议的实现机制以及在多核环境中的优缺点,分别从一致性协议与片上互连结构协同设计、面向低功耗应用的协议优化策略、Cache一致性协议验证及容错机制等角度考虑,对未来多核处理器Cache一致性协议设计的发展趋势和技术挑战进行详细分析与讨论。 展开更多
关键词 CACHE一致性 片上互连 低功耗 验证 容错
在线阅读 下载PDF
一种高效安全的椭圆曲线标量乘算法 被引量:8
13
作者 陈熹 祝跃飞 《计算机工程》 CAS CSCD 2012年第18期103-106,共4页
基于点验证和基于一致性检测的椭圆曲线标量乘安全算法一般运算效率低下。为此,通过对错误探测方法进行改进,提出一种基于三进制的椭圆曲线标量乘算法,给出算法的正确性证明,并在仿射坐标和Jacobian坐标下对其进行分析,结果表明,在保证... 基于点验证和基于一致性检测的椭圆曲线标量乘安全算法一般运算效率低下。为此,通过对错误探测方法进行改进,提出一种基于三进制的椭圆曲线标量乘算法,给出算法的正确性证明,并在仿射坐标和Jacobian坐标下对其进行分析,结果表明,在保证安全性的前提下,该算法的效率有较大提高。 展开更多
关键词 点验证 一致性检测 椭圆曲线标量乘 错误分析攻击 三进制表示 仿射坐标 Jacobian坐标
在线阅读 下载PDF
一种新型高效共享的并行I/O系统
14
作者 郭御风 李琼 +1 位作者 刘光明 肖立权 《计算机工程》 CAS CSCD 北大核心 2006年第12期244-246,共3页
如何有效地解决I/O瓶颈问题,一直是高性能并行计算机有待解决的关键技术。该文提出了一种高效共享的并行I/O系统——HPPIO,该系统基于CC-NUMA并行系统结构,采用了一系列高效共享、并行I/O技术。该文对其分布与集中相结合的高效共享并行... 如何有效地解决I/O瓶颈问题,一直是高性能并行计算机有待解决的关键技术。该文提出了一种高效共享的并行I/O系统——HPPIO,该系统基于CC-NUMA并行系统结构,采用了一系列高效共享、并行I/O技术。该文对其分布与集中相结合的高效共享并行I/O系统结构、基于PCI Express的高性能I/O控制器设计等进行了介绍。 展开更多
关键词 cc-NUMA I/O系统 并行I/O PCI EXPRESS CACHE一致性协议
在线阅读 下载PDF
SimTile:片状多核处理器的高效模拟器(英文)
15
作者 刘涛 季振洲 王庆 《计算机科学与探索》 CSCD 2010年第12期1115-1120,共6页
传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型TiledCMP(chip multiprocessor)的结构设计中,片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信,高速点对点网络方式的片... 传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型TiledCMP(chip multiprocessor)的结构设计中,片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信,高速点对点网络方式的片上多核互联结构模拟成为研究的热点。抽象片上Tiled方式16核功能单元结构,设计实现了SimTile模拟器,可提供配置灵活、功能单元齐全的片上多核处理器设计,支持高效率的全局共享缓存、高速片上路由结构。模拟器采用模块化的组件配置方式,片上核心数量与互联网络结构、数据一致性协议、全局寄存器通信与cache共享模式等,均可通过精简的参数调整。实验表明模拟器执行效率较高,为片上多核研究提供了灵活、高效并具备可扩展性的新平台。 展开更多
关键词 片状多核处理器 模拟器 互联结构 数据一致性
在线阅读 下载PDF
面向监听一致性协议的并发内存竞争记录算法
16
作者 朱素霞 陈德运 +2 位作者 季振洲 孙广路 张浩 《计算机研究与发展》 EI CSCD 北大核心 2016年第6期1238-1248,共11页
内存竞争记录是解决多核程序执行不确定性的关键技术,然而现有点到点的内存竞争记录机制带来的硬件开销大,难以应用到实际的片上多核处理器系统中.以降低点到点内存竞争记录方式的硬件开销为出发点,为采用监听一致性协议的片上多核处理... 内存竞争记录是解决多核程序执行不确定性的关键技术,然而现有点到点的内存竞争记录机制带来的硬件开销大,难以应用到实际的片上多核处理器系统中.以降低点到点内存竞争记录方式的硬件开销为出发点,为采用监听一致性协议的片上多核处理器(chip multiprocessor,CMP)系统设计了基于并发记录策略的点到点内存竞争记录算法.该记录算法将两两线程间点到点的内存竞争关系扩展到所有线程,采用分布式记录方法为每个线程记录一个由内存竞争关系的一方构成的内存竞争日志;重演时采用简化的生产者消费者模型,确保了确定性重演的实现,有效降低了硬件消耗和带宽开销.在8核处理器系统中的仿真结果表明,该并发式点到点内存竞争记录算法为每个处理器核添加硬件资源约171B,每千条内存操作指令记录日志大小约2.3B,记录和重演阶段均添加不到1.5%的带宽开销. 展开更多
关键词 片上多核处理器 多核程序 确定性重演 内存竞争记录 内存冲突检测 监听一致性协议
在线阅读 下载PDF
一种基于自更新的简单高效Cache一致性协议 被引量:4
17
作者 何锡明 马胜 +2 位作者 黄立波 陈微 王志英 《计算机研究与发展》 EI CSCD 北大核心 2019年第4期719-729,共11页
随着片上多处理器系统核数的增加,当前一致性协议上存在的许多问题使共享存储系统复杂而低效.目前一些一致性协议极其复杂,例如MESI(modified exclusive shared or invalid)协议,存在众多的中间状态和竞争.并且这些协议还会导致额外失... 随着片上多处理器系统核数的增加,当前一致性协议上存在的许多问题使共享存储系统复杂而低效.目前一些一致性协议极其复杂,例如MESI(modified exclusive shared or invalid)协议,存在众多的中间状态和竞争.并且这些协议还会导致额外失效通信,以及大量记录共享信息的目录存储开销(目录协议)或广播消息的网络开销(监听协议).对数据无竞争的程序实现了一种简单高效一致性协议VISU(valid/invalid states based on self-updating),这种协议基于自更新操作(self-updating)、只包含2个稳定状态(valid/invalid).所设计的两状态VISU协议消除了目录和间接事务.首先基于并行编程的数据无竞争(data race free, DRF)模型,采用在同步点进行自更新共享数据来保证正确性.其次利用动态识别私有和共享数据的技术,提出了对私有数据进行写回、对共享数据进行写直达的方案.对于私有数据,简单的写回策略能够简化不必要的片上通信.在L1 cache中,对于共享数据的写直达方式能确保LLC(last level cache)中数据最新从而消除了几乎所有的一致性状态.实现的VISU协议开销低、不需要目录、没有间接传输和众多的一致性状态,且更加容易验证,同时获得了与MESI目录协议几乎相当甚至更优的性能. 展开更多
关键词 共享存储 片上多处理器 CACHE一致性协议 自更新 VISU协议
在线阅读 下载PDF
多核Cache稀疏目录性能提升方法综述 被引量:2
18
作者 吴健虢 陈海燕 +2 位作者 刘胜 邓让钰 陈俊杰 《计算机工程与科学》 CSCD 北大核心 2019年第3期385-392,共8页
受限于功耗,十多年前通用微处理器就停止追求更高的主频转而向集成更多处理器核的方向发展;同时,随着晶体管密度按摩尔定律不断提高,单片可集成的处理器核数成倍增长,片上多核、众核处理器已成为高性能微处理器发展的主流。未来千核级... 受限于功耗,十多年前通用微处理器就停止追求更高的主频转而向集成更多处理器核的方向发展;同时,随着晶体管密度按摩尔定律不断提高,单片可集成的处理器核数成倍增长,片上多核、众核处理器已成为高性能微处理器发展的主流。未来千核级通用众核处理器支持共享存储编程模型是一种必然趋势,但传统的Cache一致性目录结构面临着查找延迟高、目录项替换频繁以及硬件代价和功耗可扩展性有限等问题。稀疏目录实现了传统目录结构硬件开销与一致性维护效率的折衷,被认为是众核处理器维护Cache一致性的一种高能效、可扩展结构。综述了近年来提高稀疏目录性能的相关研究与方法,并对其在面积、访问延迟、功耗和实现复杂性等方面进行分析,归纳出这些方法各自的优点和存在的不足,对创新设计未来高性能众核处理器共享存储体系结构具有一定的参考价值。 展开更多
关键词 单片多核 CACHE一致性 稀疏目录 相联度 可扩展
在线阅读 下载PDF
一种基于贝叶斯网络的随机测试方法在Cache一致性验证中的设计与实现 被引量:2
19
作者 艾阳阳 罗莉 +2 位作者 杨庆娜 张恒浩 夏婷婷 《计算机工程与科学》 CSCD 北大核心 2017年第8期1397-1402,共6页
随着集成电路设计复杂度指数级增长,功能验证已经越来越成为大规模芯片设计的瓶颈,而在多核处理器中,Cache一致性协议十分复杂,验证难度大。针对Cache一致性协议验证提出基于模拟验证的一种基于贝叶斯网络的随机测试生成方法,解决Cache... 随着集成电路设计复杂度指数级增长,功能验证已经越来越成为大规模芯片设计的瓶颈,而在多核处理器中,Cache一致性协议十分复杂,验证难度大。针对Cache一致性协议验证提出基于模拟验证的一种基于贝叶斯网络的随机测试生成方法,解决Cache一致性协议状态空间爆炸的问题。首先分析了Cache一致性协议及基于贝叶斯网络推理的CDG方法,并将CDG方法应用于Cache一致性的验证。以FT处理器中的Cache一致性协议验证为例,对比伪随机测试,使用CDG方法将覆盖率提高近30%。 展开更多
关键词 芯片验证 CACHE一致性 CDG 贝叶斯网络 随机测试
在线阅读 下载PDF
CMP中基于目录的协作Cache设计方案 被引量:1
20
作者 赵小雨 吴俊敏 +2 位作者 隋秀峰 王庆波 唐轶轩 《计算机工程》 CAS CSCD 北大核心 2010年第21期283-285,共3页
片上多处理器中二级Cache的设计和管理是影响其性能的关键因素之一。在私有二级Cache的基础上,提出一种基于集中式一致性目录的协作Cache设计方案,通过有效地管理片上存储资源来优化处理器的性能,从而使该协作Cache具有平均访存延迟小、... 片上多处理器中二级Cache的设计和管理是影响其性能的关键因素之一。在私有二级Cache的基础上,提出一种基于集中式一致性目录的协作Cache设计方案,通过有效地管理片上存储资源来优化处理器的性能,从而使该协作Cache具有平均访存延迟小、Cache缺失率低、可扩展性好等优点。实验结果显示,与共享二级Cache设计相比,协作Cache可以将4核处理器的吞吐量平均提高13.5%,而其硬件开销约为8.1%。 展开更多
关键词 协作Cache 集中式一致性目录 片上多处理器 流感知
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部