-
题名新型高速CSD编码滤波器及VLSI的实现
被引量：1
- 1
-
-
作者
唐长文
吴俊军
闵昊
-
机构
复旦大学专用集成电路与系统国家重点实验室
-
出处
《半导体技术》
CAS
CSCD
北大核心
2001年第11期22-25,共4页
-
文摘
通过对ＢＯＯＴＨ型乘法器、而速加法器结构和ＣＳＤ编码滤波器结构的深入研究，开发出一种新型高速ＣＳＤ编码滤波器结构。采用此结构实现了正交幅度调制器中的一个高速反ＳＩＮＣ滤波器，并在ＡＬＣＡＴＥＬ ０．３５ｕｍ ＣＭＯＳ工艺实现。芯片规模 ７５００门，面积 １．００ｍｍ ｘ ０．４２ｍｍ。
-
关键词
有限冲击响应滤波器
csd码
BOOTH乘法器
加法树
VLSI
-
Keywords
finite impulse response filter
canonic signed-digit (csd) code
BOOTH multiplier
adder array tree
-
分类号
TN713
[电子电信—电路与系统]
TN47
[电子电信—微电子学与固体电子学]
-
-
题名宽带通信芯片中级联积分梳状插值滤波器的优化设计
被引量：5
- 2
-
-
作者
孙晨
赵毅强
刘强
李旭
-
机构
天津大学电子信息工程学院
-
出处
《计算机工程》
CAS
CSCD
北大核心
2015年第8期252-255,261,共5页
-
基金
国家科技重大专项基金资助项目"面向行业专网应用的带宽可变频点可变无线宽带射频芯片研发"(2012ZX03004008)
天津市自然科学基金资助重点项目"硬件木马检测技术的研究"(12JCZDJC20500)
-
文摘
级联积分梳状(CIC)滤波器由于其结构简单、高效等优点,经常作为宽带通信芯片中的抽取器或插值器。随着通信系统以及超大规模集成电路的发展,芯片集成密度越来越高,需要对芯片中关键模块积分梳状滤波器进行面积的优化。为此,设计一种应用于无线宽带射频芯片的CIC插值滤波器。通过位宽优化方法减少滤波器内部节点位宽,并在增益校正部分采用输出截位后的正则有符号数字量编码乘法代替全位宽二进制补码乘法。实验结果表明,与优化前的CIC插值滤波器相比,该滤波器的电路面积可优化58%左右。
-
关键词
级联积分梳状插值滤波器
宽带通信芯片
位宽优化
增益校正
正则有符号数字量编码乘法
面积优化
-
Keywords
Cascaded Integrator Comb（CIC）interpolation filter
broadband communication chip
bit width optimization
gain calibration
canonic Signed Digit（csd）code multiplication
area optimization
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
