期刊文献+
共找到76篇文章
< 1 2 4 >
每页显示 20 50 100
一种选择折叠计数状态转移的BIST方案 被引量:12
1
作者 梁华国 方祥圣 +2 位作者 蒋翠云 欧阳一鸣 易茂祥 《计算机研究与发展》 EI CSCD 北大核心 2006年第2期343-349,共7页
提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试模式集与原测试集相等·既解决了测试集的压缩,又克服了... 提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试模式集与原测试集相等·既解决了测试集的压缩,又克服了不同种子所生成的测试模式之间的重叠、冗余·实验结果证明,建议的方案不仅具有较高的测试数据压缩率,而且能够非常有效地减少测试应用时间,平均测试应用时间仅仅是类似方案的4%· 展开更多
关键词 内建自测试 折叠计数器 测试数据压缩
在线阅读 下载PDF
数字VLSI电路测试技术-BIST方案 被引量:15
2
作者 高平 成立 +2 位作者 王振宇 祝俊 史宜巧 《半导体技术》 CAS CSCD 北大核心 2003年第9期29-32,共4页
分析了数字VLSI电路的传统测试手段及其存在问题,通过对比的方法,讨论了内建自测试(BIST)技术及其优点,简介了多芯片组件(MCM)内建自测试的目标、设计和测试方案。
关键词 数字VLSI电路 测试技术 bist 内建自测试 多芯片组件 超大规模集成
在线阅读 下载PDF
约束输入精简的多扫描链BIST方案 被引量:15
3
作者 梁华国 刘军 +2 位作者 蒋翠云 欧阳一鸣 易茂祥 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2007年第3期371-375,共5页
运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容... 运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容量更少,测试应用时间明显缩短,总体性能得到提升;并且能够很好地适应于传统的EDA设计流. 展开更多
关键词 内建自测试 输入精简 线性反馈移位寄存器 折叠计数器 多扫描链 测试数据压缩
在线阅读 下载PDF
基于BIST的FPGA逻辑单元测试方法 被引量:5
4
作者 吴继娟 孙媛媛 刘桂艳 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2004年第8期1074-1076,共3页
给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法,讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法.实验表明,该测试方法具有所需测试向量少、故障覆盖率高、简便适用等优点.
关键词 bist FPGA 逻辑单元 现场可编程门阵列 内建自测 响应检验电路 故障覆盖率
在线阅读 下载PDF
基于二维测试数据压缩的BIST方案 被引量:8
5
作者 周彬 叶以正 李兆麟 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第4期481-486,492,共7页
为了减少测试向量的存储需求,提出一种基于扭环计数器作为测试向量产生器的横向和竖向测试数据压缩的BIST方案.先利用经典的输入精简技术对测试集进行横向压缩,再对横向压缩之后的测试集进行竖向压缩.竖向压缩时利用一种有效的基于测试... 为了减少测试向量的存储需求,提出一种基于扭环计数器作为测试向量产生器的横向和竖向测试数据压缩的BIST方案.先利用经典的输入精简技术对测试集进行横向压缩,再对横向压缩之后的测试集进行竖向压缩.竖向压缩时利用一种有效的基于测试集嵌入技术的种子选择算法,将确定性的测试集压缩成很小的种子集.基于ISCAS89标准电路的实验结果表明,采用文中方案所实现的测试电路与已有方案相比:存储位数平均减少了44%,测试向量的长度平均减少了79%,硬件开销平均减少了41%. 展开更多
关键词 内建自测试 测试数据压缩 输入精简 扭环计数器
在线阅读 下载PDF
并行折叠计数器的BIST方案 被引量:4
6
作者 梁华国 李鑫 +2 位作者 陈田 王伟 易茂祥 《电子学报》 EI CAS CSCD 北大核心 2012年第5期1030-1033,共4页
本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的... 本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的EDA设计流程. 展开更多
关键词 内建自测试 线性反馈移位寄存器 并行折叠计数器 多扫描链 测试数据压缩
在线阅读 下载PDF
CLA加法器混合式BIST方案 被引量:1
7
作者 曾平英 毛志刚 叶以正 《电子学报》 EI CAS CSCD 北大核心 1999年第5期108-110,共3页
本文以先行进位加法器为例,将确定性测试方法与伪随机测试方法相结合,提出了实现内建自测试电路中测试生成器的、在测试时间和测试电路硬件开销之间取得折衷的几种方案.最后,比较并分析了所得结果.
关键词 内建自测试 确定性测试 VLSI bist CLA加法器
在线阅读 下载PDF
基于时钟的数字电路可重构BIST设计研究 被引量:3
8
作者 夏继军 《仪表技术与传感器》 CSCD 北大核心 2017年第1期134-138,共5页
研究了基于时钟的数字电路可重构内建自测试(BIST)设计。BIST不通过ATE设备加载测试矢量和检测测试响应,通过内置激励电路和响应分析电路来实现。在很大程度上降低了对ATE带宽的要求。当前电路集成度高,整体测试时可观察性和可控制性不... 研究了基于时钟的数字电路可重构内建自测试(BIST)设计。BIST不通过ATE设备加载测试矢量和检测测试响应,通过内置激励电路和响应分析电路来实现。在很大程度上降低了对ATE带宽的要求。当前电路集成度高,整体测试时可观察性和可控制性不理想,测试效果不佳,因此将大规模数字电路进行划分测试,通过基于时钟的可重构BIST设计,减少电路的测试矢量数,进而减小测试功耗。通过对可重构BIST各模块进行仿真和故障模拟验证,验证了设计的可行性。 展开更多
关键词 数字电路 内建自测试 测试矢量 故障模拟仿真
在线阅读 下载PDF
基于MRV原理的锁相环抖动BIST电路优化与实现 被引量:1
9
作者 蔡志匡 徐亮 +2 位作者 任力争 许浩博 时龙兴 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2014年第3期482-486,共5页
为解决传统基于游标原理锁相环片上抖动测量电路的问题,提出了一种基于多精度游标(MRV)原理的锁相环抖动内建自测试技术.该原理不仅能够大幅降低测量电路面积,同时能够有效保证测量精度,减少锁相环(PVT)的影响.将MRV原理运用在游标延时... 为解决传统基于游标原理锁相环片上抖动测量电路的问题,提出了一种基于多精度游标(MRV)原理的锁相环抖动内建自测试技术.该原理不仅能够大幅降低测量电路面积,同时能够有效保证测量精度,减少锁相环(PVT)的影响.将MRV原理运用在游标延时链(VDL)和游标振荡器(VRO)2种典型技术上.在VDL方案中,由单级延时链改进为两级延时链,分别采用粗细2种不同分辨率的延时单元;在VRO方案中,根据待测信号的范围,通过改变振荡器的控制信号,测量电路动态选择相应的分辨率.在TSMC 130 nm工艺下,分别对2种改进方案进行电路实现,并从分辨率、面积、测量范围、测量误差等方面进行对比分析. 展开更多
关键词 锁相环 内建自测试 多精度游标 抖动 游标延时链 游标振荡器
在线阅读 下载PDF
一种高效的混合Test-Per-Clock测试方法
10
作者 刘铁桥 牛小燕 +1 位作者 杨洁 毛峰 《电子与信息学报》 EI CSCD 北大核心 2017年第9期2266-2271,共6页
该文提出了一种基于内建自测试(BIST)的Test-Per-Clock混合模式向量产生方法。测试由两个部分组成:自由线性反馈移位寄存器(LFSR)伪随机测试模式和受控LFSR确定型测试模式。伪随机测试模式用于快速地检测伪随机易测故障,减少确定型数据... 该文提出了一种基于内建自测试(BIST)的Test-Per-Clock混合模式向量产生方法。测试由两个部分组成:自由线性反馈移位寄存器(LFSR)伪随机测试模式和受控LFSR确定型测试模式。伪随机测试模式用于快速地检测伪随机易测故障,减少确定型数据存储。受控LFSR测试模式采用直接存储在ROM中的控制位流对剩余故障产生确定型测试。通过对提出的BIST混合模式测试结构理论分析,提出了伪随机向量的选取方法以及基于受控线性移位确定型测试生成方法。基准电路的仿真结果表明,该方法可以获得完全单固定型故障覆盖率,其测试产生器设计简单且具有良好的稳定性,与其他方法相比,具有较低的测试开销和较短的测试应用时间。 展开更多
关键词 IC测试 内建自测试 test—Per—Clock测试 测试生成
在线阅读 下载PDF
基于折叠计算的多扫描链BIST方案
11
作者 梁华国 李扬 +4 位作者 李鑫 易茂祥 王伟 常郝 李松坤 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2013年第4期557-563,共7页
为了减少测试数据的存储需求并降低测试应用时间,提出一种以折叠计算为理论的多扫描链BIST方案.首先利用输入精简技术在水平方向上压缩测试集,确定相容扫描链,在测试过程中对相容扫描链中的数据进行广播;然后利用折叠计算理论对测试集... 为了减少测试数据的存储需求并降低测试应用时间,提出一种以折叠计算为理论的多扫描链BIST方案.首先利用输入精简技术在水平方向上压缩测试集,确定相容扫描链,在测试过程中对相容扫描链中的数据进行广播;然后利用折叠计算理论对测试集进行垂直方向上的压缩,使得同一折叠种子生成的相邻测试向量仅有1位不同,且在测试过程中测试向量并行移入多扫描链.在ISCAS标准电路上的实验结果表明,该方案的平均测试数据压缩率为95.07%,平均测试应用时间为之前方案的13.35%. 展开更多
关键词 折叠计算 内建自测试 多扫描链 测试应用时间
在线阅读 下载PDF
一种基于测试数据两维压缩的BIST新方案
12
作者 刘军 梁华国 李扬 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第10期1215-1219,共5页
为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。建议方案首先使用多扫描链相容及重排的方法对测试集进行宽度压缩,然后使用折叠计数器方案进行长度压缩,该建议方案的结构与标准的扫... 为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。建议方案首先使用多扫描链相容及重排的方法对测试集进行宽度压缩,然后使用折叠计数器方案进行长度压缩,该建议方案的结构与标准的扫描设计是相容的;试验结果表明,与其他BIST方案相比,建议方案的测试数据存储容量和测试时间都大量减少。 展开更多
关键词 内建自测试 测试数据压缩 折叠计数器 多扫描链
在线阅读 下载PDF
基于折叠重排的低功耗BIST技术研究
13
作者 谈恩民 詹琰 刘建军 《计算机应用研究》 CSCD 北大核心 2011年第7期2583-2585,共3页
为了降低测试功耗,提出一种新的低功耗测试矢量方案,该方案增设了一个可编程的约翰逊计数器。这种技术首先对确定测试矢量进行编码得到LFSR矢量种子,然后对LFSR种子解码、重排得到新的测试矢量。通过ISCAS85实验结果表明,该技术能够改... 为了降低测试功耗,提出一种新的低功耗测试矢量方案,该方案增设了一个可编程的约翰逊计数器。这种技术首先对确定测试矢量进行编码得到LFSR矢量种子,然后对LFSR种子解码、重排得到新的测试矢量。通过ISCAS85实验结果表明,该技术能够改善测试矢量之间的线性相关性,大量减少测试矢量之间的跳变,达到降低功耗的目的。重点介绍了双重编码种子的方法和数据结果分析。 展开更多
关键词 内建自测试(bist) 约翰逊折叠计数器 线性反馈移位寄存器 低功耗
在线阅读 下载PDF
基于折叠技术和统计码优化的BIST方案
14
作者 方祥圣 《计算机工程与应用》 CSCD 2013年第12期57-59,79,共4页
提出了一种综合测试数据压缩方案。它是在折叠压缩的基础上,利用统计码进行优化,二次压缩测试数据,给出了解压逻辑结构和状态转换图。实验结果证明该方案具有较高的压缩率,其平均压缩率在86.5%以上,明显优于近年来国内外同类方案。该方... 提出了一种综合测试数据压缩方案。它是在折叠压缩的基础上,利用统计码进行优化,二次压缩测试数据,给出了解压逻辑结构和状态转换图。实验结果证明该方案具有较高的压缩率,其平均压缩率在86.5%以上,明显优于近年来国内外同类方案。该方案原理简单,解压结构易于实现,是一种较为实用的BIST方案。 展开更多
关键词 折叠技术 统计码 测试集 内建自测试(bist)
在线阅读 下载PDF
芯片级BIST控制器的设计与实现 被引量:2
15
作者 孟觉 樊晓光 +1 位作者 邬蒙 夏海宝 《计算机工程》 CAS CSCD 北大核心 2011年第21期238-240,251,共4页
为适应某型国产航电设备故障的实时自检测及定位需要,设计一个针对自测试电路的芯片级BIST控制器。传统的测试方法存在测试时间长和故障覆盖率不高的缺点。为此,采用伪随机测试向量和确定性测试向量相结合的混合BIST技术及多扫描链、压... 为适应某型国产航电设备故障的实时自检测及定位需要,设计一个针对自测试电路的芯片级BIST控制器。传统的测试方法存在测试时间长和故障覆盖率不高的缺点。为此,采用伪随机测试向量和确定性测试向量相结合的混合BIST技术及多扫描链、压缩向量技术,对芯片级BIST控制器进行研究,给出功能模块的设计方案。利用Quartus II软件对设计进行仿真,测试结果证实该设计可达到某型航电设备的故障自检测要求。 展开更多
关键词 控制器 内建自测试 芯片级 多扫描链 压缩向量
在线阅读 下载PDF
一种基于自选择状态的折叠计数器BIST方案 被引量:1
16
作者 吴义成 梁华国 +2 位作者 李松坤 黄正峰 易茂祥 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期195-199,共5页
提出了一种基于选择逻辑电路实现自选择折叠计数器状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过设计的选择电路来控制折叠距离的选取,从而实现了确定的与原测试集相等的测试模式生成.方案不仅... 提出了一种基于选择逻辑电路实现自选择折叠计数器状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过设计的选择电路来控制折叠距离的选取,从而实现了确定的与原测试集相等的测试模式生成.方案不仅实现了测试数据的压缩,而且成功避开了冗余的无用向量,以达到减少大量的测试时间的目的.实验结果证明,建议的方案不仅具有较高的测试数据压缩率,而且能够非常有效地减少测试应用时间. 展开更多
关键词 内建自测试 折叠计数器 自选择电路 测试数据压缩 测试时间
在线阅读 下载PDF
BIST在可信性嵌入式软件测试中的应用 被引量:1
17
作者 凌良合 丁志刚 宗宇伟 《计算机应用与软件》 CSCD 北大核心 2006年第3期25-27,91,共4页
本文论述了B IST在可信性嵌入式软件测试中的应用。先描述了软件B IST的原理,提出了可信系统的概念和特点,并着重阐述了可信模板的特点和设计方法。然后结合嵌入式软件的特点,详细介绍了怎样利用可信模板对不同类型的嵌入式程序进行测试... 本文论述了B IST在可信性嵌入式软件测试中的应用。先描述了软件B IST的原理,提出了可信系统的概念和特点,并着重阐述了可信模板的特点和设计方法。然后结合嵌入式软件的特点,详细介绍了怎样利用可信模板对不同类型的嵌入式程序进行测试,以及此种方法带来的优越性。 展开更多
关键词 bist 可信模板 可信测试
在线阅读 下载PDF
用于I_(DDT)测试的BIST测试向量生成器 被引量:2
18
作者 汪昱 邝继顺 《计算机工程与科学》 CSCD 2005年第4期29-30,59,共3页
检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的 BIST模块。实验证明,该方法... 检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的 BIST模块。实验证明,该方法用于瞬态电流测试是有效的。 展开更多
关键词 CMOS电路 k测试 内建自测试 bist模块 测试向量生成器
在线阅读 下载PDF
一种基于结构和可测性分析的BIST部分扫描算法
19
作者 谢永明 李锐 杨军 《应用科学学报》 CAS CSCD 北大核心 2005年第1期61-66,共6页
提出了一种在内建自测试(BIST)中进行部分扫描的算法,此算法综合了电路的结构分析和可测性分析.文中对其原理和实现分别进行了详细的叙述,最后运用此算法对ISCAS89benchmark电路进行计算,修改其结构后进行故障模拟,并将实验结果与全扫... 提出了一种在内建自测试(BIST)中进行部分扫描的算法,此算法综合了电路的结构分析和可测性分析.文中对其原理和实现分别进行了详细的叙述,最后运用此算法对ISCAS89benchmark电路进行计算,修改其结构后进行故障模拟,并将实验结果与全扫描结构和仅考虑结构因素的部分扫描结构进行了比较,最后得出结论. 展开更多
关键词 bist 可测性 扫描结构 内建自测试 电路 扫描算法 故障模拟 修改 结构因素 结构分析
在线阅读 下载PDF
基于BIST软件测试思想的单元测试框架
20
作者 杨艳芳 徐拾义 《计算机工程》 EI CAS CSCD 北大核心 2005年第17期92-94,共3页
BIST是一种成熟的硬件可测性设计的方法,BIST软件测试思想则借用了该技术,它主要包括模板和自治测试部分两大基本结构。在该思想的指导下,整合测试用例、测试点、插装函数、测试报告等测试要素,提出了各个要素的存储或使用方式,以路径... BIST是一种成熟的硬件可测性设计的方法,BIST软件测试思想则借用了该技术,它主要包括模板和自治测试部分两大基本结构。在该思想的指导下,整合测试用例、测试点、插装函数、测试报告等测试要素,提出了各个要素的存储或使用方式,以路径覆盖为测试目标,提出了一种BIST软件自测试的测试框架。实践证明,该测试框架有利于BIST软件测试思想的进一步研究和实现。 展开更多
关键词 软件测试 bist 白盒测试 路径覆盖 测试框架
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部