期刊文献+
共找到118篇文章
< 1 2 6 >
每页显示 20 50 100
基于新型BIST的LUT测试方法研究 被引量:2
1
作者 林晓会 解维坤 宋国栋 《现代电子技术》 北大核心 2024年第4期23-27,共5页
针对FPGA内部的LUT资源覆盖测试,提出一种新型BIST的测试方法。通过改进的LFSR实现了全地址的伪随机向量输入,利用构造的黄金模块电路与被测模块进行输出比较,实现对被测模块功能的快速测试,并在Vivado 2018.3中完成了仿真测试。通过AT... 针对FPGA内部的LUT资源覆盖测试,提出一种新型BIST的测试方法。通过改进的LFSR实现了全地址的伪随机向量输入,利用构造的黄金模块电路与被测模块进行输出比较,实现对被测模块功能的快速测试,并在Vivado 2018.3中完成了仿真测试。通过ATE测试平台,加载设计的BIST测试向量,验证结果与仿真完全一致,仅2次配置即可实现LUT的100%覆盖率测试。此外,还构建了LUT故障注入模拟电路,人为控制被测模块的输入故障,通过新型BIST的测试方法有效诊断出被测模块功能异常,实现了准确识别。以上结果表明,该方法不仅降低了测试配置次数,而且能够准确识别LUT功能故障,适用于大规模量产测试。 展开更多
关键词 查找表 内建自测试 FPGA 故障注入 线性反馈移位寄存器 自动测试设备
在线阅读 下载PDF
数字VLSI电路测试技术-BIST方案 被引量:15
2
作者 高平 成立 +2 位作者 王振宇 祝俊 史宜巧 《半导体技术》 CAS CSCD 北大核心 2003年第9期29-32,共4页
分析了数字VLSI电路的传统测试手段及其存在问题,通过对比的方法,讨论了内建自测试(BIST)技术及其优点,简介了多芯片组件(MCM)内建自测试的目标、设计和测试方案。
关键词 数字VLSI电路 测试技术 bist 内建自测试 多芯片组件 超大规模集成
在线阅读 下载PDF
约束输入精简的多扫描链BIST方案 被引量:15
3
作者 梁华国 刘军 +2 位作者 蒋翠云 欧阳一鸣 易茂祥 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2007年第3期371-375,共5页
运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容... 运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容量更少,测试应用时间明显缩短,总体性能得到提升;并且能够很好地适应于传统的EDA设计流. 展开更多
关键词 内建自测试 输入精简 线性反馈移位寄存器 折叠计数器 多扫描链 测试数据压缩
在线阅读 下载PDF
基于二维测试数据压缩的BIST方案 被引量:8
4
作者 周彬 叶以正 李兆麟 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第4期481-486,492,共7页
为了减少测试向量的存储需求,提出一种基于扭环计数器作为测试向量产生器的横向和竖向测试数据压缩的BIST方案.先利用经典的输入精简技术对测试集进行横向压缩,再对横向压缩之后的测试集进行竖向压缩.竖向压缩时利用一种有效的基于测试... 为了减少测试向量的存储需求,提出一种基于扭环计数器作为测试向量产生器的横向和竖向测试数据压缩的BIST方案.先利用经典的输入精简技术对测试集进行横向压缩,再对横向压缩之后的测试集进行竖向压缩.竖向压缩时利用一种有效的基于测试集嵌入技术的种子选择算法,将确定性的测试集压缩成很小的种子集.基于ISCAS89标准电路的实验结果表明,采用文中方案所实现的测试电路与已有方案相比:存储位数平均减少了44%,测试向量的长度平均减少了79%,硬件开销平均减少了41%. 展开更多
关键词 内建自测试 测试数据压缩 输入精简 扭环计数器
在线阅读 下载PDF
并行折叠计数器的BIST方案 被引量:4
5
作者 梁华国 李鑫 +2 位作者 陈田 王伟 易茂祥 《电子学报》 EI CAS CSCD 北大核心 2012年第5期1030-1033,共4页
本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的... 本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的EDA设计流程. 展开更多
关键词 内建自测试 线性反馈移位寄存器 并行折叠计数器 多扫描链 测试数据压缩
在线阅读 下载PDF
一种针对3D芯片的BIST设计方法 被引量:8
6
作者 王伟 高晶晶 +3 位作者 方芳 陈田 兰方勇 李杨 《电子测量与仪器学报》 CSCD 2012年第3期215-222,共8页
提出了一种基于分层结构的内建自测试(BIST)设计方法—3DC-BIST(3D Circuit-BIST)。根据3D芯片的绑定前测试和绑定后测试阶段,针对3D芯片除底层外的各层电路结构,采用传统方法,设计用于绑定前测试的相应BIST结构;针对3D芯片底层电路结... 提出了一种基于分层结构的内建自测试(BIST)设计方法—3DC-BIST(3D Circuit-BIST)。根据3D芯片的绑定前测试和绑定后测试阶段,针对3D芯片除底层外的各层电路结构,采用传统方法,设计用于绑定前测试的相应BIST结构;针对3D芯片底层电路结构与整体结构,通过向量调整技术,设计既能用于底层电路绑定前测试又能用于整体3D芯片绑定后测试的BIST结构。给出了一种针对3D芯片的BIST设计方法,与传统方法相比减少了面积开销。实验结果表明该结构在实现与传统3D BIST方法同样故障覆盖率的条件下,3D平面面积开销相比传统设计方法减少了6.41%。 展开更多
关键词 3D芯片 绑定前测试 绑定后测试 内建自测试
在线阅读 下载PDF
基于MRV原理的锁相环抖动BIST电路优化与实现 被引量:1
7
作者 蔡志匡 徐亮 +2 位作者 任力争 许浩博 时龙兴 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2014年第3期482-486,共5页
为解决传统基于游标原理锁相环片上抖动测量电路的问题,提出了一种基于多精度游标(MRV)原理的锁相环抖动内建自测试技术.该原理不仅能够大幅降低测量电路面积,同时能够有效保证测量精度,减少锁相环(PVT)的影响.将MRV原理运用在游标延时... 为解决传统基于游标原理锁相环片上抖动测量电路的问题,提出了一种基于多精度游标(MRV)原理的锁相环抖动内建自测试技术.该原理不仅能够大幅降低测量电路面积,同时能够有效保证测量精度,减少锁相环(PVT)的影响.将MRV原理运用在游标延时链(VDL)和游标振荡器(VRO)2种典型技术上.在VDL方案中,由单级延时链改进为两级延时链,分别采用粗细2种不同分辨率的延时单元;在VRO方案中,根据待测信号的范围,通过改变振荡器的控制信号,测量电路动态选择相应的分辨率.在TSMC 130 nm工艺下,分别对2种改进方案进行电路实现,并从分辨率、面积、测量范围、测量误差等方面进行对比分析. 展开更多
关键词 锁相环 内建自测试 多精度游标 抖动 游标延时链 游标振荡器
在线阅读 下载PDF
一种将测试集嵌入到Test-per-Clock位流中的方法 被引量:1
8
作者 刘铁桥 邝继顺 +1 位作者 蔡烁 尤志强 《计算机研究与发展》 EI CSCD 北大核心 2014年第9期2022-2029,共8页
集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模... 集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模式的内建自测试方法.通过对线性移位测试结构的分析,提出了一种递进式的反复测试生成方法:顺序求解输入位流,逆向精简,多次求解以获得更优值,最终将测试集以较小的代价嵌入到test-per-clock位流中.在测试应用时,只需存储求解后的最小输入流,通过控制线性移位的首位从而生成所需的测试集.实验结果表明,在达到故障覆盖率要求的前提下,能显著地减少测试应用时间和存储面积开销. 展开更多
关键词 内建自测试 test-per-clock 测试位流 测试生成 测试开销
在线阅读 下载PDF
多相测试时钟低功耗BIST调度 被引量:1
9
作者 张弘 徐东明 李玉山 《系统工程与电子技术》 EI CSCD 北大核心 2004年第9期1162-1164,1191,共4页
内建自测试(BIST)是解决系统芯片(SoC)测试问题的首选可测性设计方法。为了缩短SoC中的BIST测试时间,应该使尽可能多的BIST模块并行测试。然而过度的并行会引起测试功耗过高,对SoC产生不利的影响。为了改善这个问题,提出了基于多相测试... 内建自测试(BIST)是解决系统芯片(SoC)测试问题的首选可测性设计方法。为了缩短SoC中的BIST测试时间,应该使尽可能多的BIST模块并行测试。然而过度的并行会引起测试功耗过高,对SoC产生不利的影响。为了改善这个问题,提出了基于多相测试时钟以及在峰值功耗的限制下,通过遗传算法对各BIST模块进行时钟相位分配与时序安排的优化调度算法,使SoC在测试时间得到优化。通过对ISCAS标准电路组成的SoC进行算法仿真,实验结果表明这种方法可以有效地组织测试,提高测试效率。 展开更多
关键词 测试调度 内建自测试 可测性设计
在线阅读 下载PDF
电成像测井仪器中ADC-BIST测试方法研究及实现 被引量:1
10
作者 赵建武 师奕兵 王志刚 《电子科技大学学报》 EI CAS CSCD 北大核心 2010年第5期788-792,共5页
模拟/数字转换器(ADC)是构成混合信号电路系统的基本器件。针对ADC测试中存在的问题,该文提出了一种新颖的使用斜坡信号作为测试激励的ADC内建自测试输出分析方法,相对于直方图分析方法,具有更短的测试时间,并且硬件资源开销较小。该方... 模拟/数字转换器(ADC)是构成混合信号电路系统的基本器件。针对ADC测试中存在的问题,该文提出了一种新颖的使用斜坡信号作为测试激励的ADC内建自测试输出分析方法,相对于直方图分析方法,具有更短的测试时间,并且硬件资源开销较小。该方法除了可以测试ADC的差分非线性和积分非线性等静态参数,还可检测ADC的漏码特性。该文给出了两种完整的ADC内建自测试实现结构,可用于不同配置的混合信号电路系统。实验结果证明了所提出方法的有效性。 展开更多
关键词 模拟电路 模拟数字转换 内建自测试 可测性设计
在线阅读 下载PDF
基于折叠计算的多扫描链BIST方案
11
作者 梁华国 李扬 +4 位作者 李鑫 易茂祥 王伟 常郝 李松坤 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2013年第4期557-563,共7页
为了减少测试数据的存储需求并降低测试应用时间,提出一种以折叠计算为理论的多扫描链BIST方案.首先利用输入精简技术在水平方向上压缩测试集,确定相容扫描链,在测试过程中对相容扫描链中的数据进行广播;然后利用折叠计算理论对测试集... 为了减少测试数据的存储需求并降低测试应用时间,提出一种以折叠计算为理论的多扫描链BIST方案.首先利用输入精简技术在水平方向上压缩测试集,确定相容扫描链,在测试过程中对相容扫描链中的数据进行广播;然后利用折叠计算理论对测试集进行垂直方向上的压缩,使得同一折叠种子生成的相邻测试向量仅有1位不同,且在测试过程中测试向量并行移入多扫描链.在ISCAS标准电路上的实验结果表明,该方案的平均测试数据压缩率为95.07%,平均测试应用时间为之前方案的13.35%. 展开更多
关键词 折叠计算 内建自测试 多扫描链 测试应用时间
在线阅读 下载PDF
一种高效的混合Test-Per-Clock测试方法
12
作者 刘铁桥 牛小燕 +1 位作者 杨洁 毛峰 《电子与信息学报》 EI CSCD 北大核心 2017年第9期2266-2271,共6页
该文提出了一种基于内建自测试(BIST)的Test-Per-Clock混合模式向量产生方法。测试由两个部分组成:自由线性反馈移位寄存器(LFSR)伪随机测试模式和受控LFSR确定型测试模式。伪随机测试模式用于快速地检测伪随机易测故障,减少确定型数据... 该文提出了一种基于内建自测试(BIST)的Test-Per-Clock混合模式向量产生方法。测试由两个部分组成:自由线性反馈移位寄存器(LFSR)伪随机测试模式和受控LFSR确定型测试模式。伪随机测试模式用于快速地检测伪随机易测故障,减少确定型数据存储。受控LFSR测试模式采用直接存储在ROM中的控制位流对剩余故障产生确定型测试。通过对提出的BIST混合模式测试结构理论分析,提出了伪随机向量的选取方法以及基于受控线性移位确定型测试生成方法。基准电路的仿真结果表明,该方法可以获得完全单固定型故障覆盖率,其测试产生器设计简单且具有良好的稳定性,与其他方法相比,具有较低的测试开销和较短的测试应用时间。 展开更多
关键词 IC测试 内建自测试 test—Per—Clock测试 测试生成
在线阅读 下载PDF
一种基于测试数据两维压缩的BIST新方案
13
作者 刘军 梁华国 李扬 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第10期1215-1219,共5页
为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。建议方案首先使用多扫描链相容及重排的方法对测试集进行宽度压缩,然后使用折叠计数器方案进行长度压缩,该建议方案的结构与标准的扫... 为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。建议方案首先使用多扫描链相容及重排的方法对测试集进行宽度压缩,然后使用折叠计数器方案进行长度压缩,该建议方案的结构与标准的扫描设计是相容的;试验结果表明,与其他BIST方案相比,建议方案的测试数据存储容量和测试时间都大量减少。 展开更多
关键词 内建自测试 测试数据压缩 折叠计数器 多扫描链
在线阅读 下载PDF
基于折叠重排的低功耗BIST技术研究
14
作者 谈恩民 詹琰 刘建军 《计算机应用研究》 CSCD 北大核心 2011年第7期2583-2585,共3页
为了降低测试功耗,提出一种新的低功耗测试矢量方案,该方案增设了一个可编程的约翰逊计数器。这种技术首先对确定测试矢量进行编码得到LFSR矢量种子,然后对LFSR种子解码、重排得到新的测试矢量。通过ISCAS85实验结果表明,该技术能够改... 为了降低测试功耗,提出一种新的低功耗测试矢量方案,该方案增设了一个可编程的约翰逊计数器。这种技术首先对确定测试矢量进行编码得到LFSR矢量种子,然后对LFSR种子解码、重排得到新的测试矢量。通过ISCAS85实验结果表明,该技术能够改善测试矢量之间的线性相关性,大量减少测试矢量之间的跳变,达到降低功耗的目的。重点介绍了双重编码种子的方法和数据结果分析。 展开更多
关键词 内建自测试(bist) 约翰逊折叠计数器 线性反馈移位寄存器 低功耗
在线阅读 下载PDF
一种基于轮流扫描捕获的低功耗低费用BIST方法
15
作者 王伟征 邝继顺 +1 位作者 尤志强 刘鹏 《计算机研究与发展》 EI CSCD 北大核心 2012年第4期864-872,共9页
过高的测试功耗和过长的测试应用时间是基于伪随机内建自测试(BIST)的扫描测试所面临的两大主要问题.提出了一种基于扫描子链轮流扫描捕获的BIST方法.在提出的方法中,每条扫描链被划分成N(N>1)条子链,使用扫描链阻塞技术,同一时刻每... 过高的测试功耗和过长的测试应用时间是基于伪随机内建自测试(BIST)的扫描测试所面临的两大主要问题.提出了一种基于扫描子链轮流扫描捕获的BIST方法.在提出的方法中,每条扫描链被划分成N(N>1)条子链,使用扫描链阻塞技术,同一时刻每条扫描链中只有一条扫描子链活跃,扫描子链轮流进行扫描和捕获,有效地降低了扫描移位和响应捕获期间扫描单元的翻转频率.同时,为检测抗随机故障提出了一种适用于所提出测试方法的线性反馈移位寄存器(LFSR)种子产生算法.在ISCAS89基准电路上进行的实验表明,提出的方案不但降低约(N-1)?N的平均功耗和峰值功耗,而且显著地减少随机测试的测试应用时间和LFSR重播种的种子存储量. 展开更多
关键词 内建自测试 全扫描测试 可测性设计 低功耗测试 低成本测试 LFSR重播种
在线阅读 下载PDF
基于折叠技术和统计码优化的BIST方案
16
作者 方祥圣 《计算机工程与应用》 CSCD 2013年第12期57-59,79,共4页
提出了一种综合测试数据压缩方案。它是在折叠压缩的基础上,利用统计码进行优化,二次压缩测试数据,给出了解压逻辑结构和状态转换图。实验结果证明该方案具有较高的压缩率,其平均压缩率在86.5%以上,明显优于近年来国内外同类方案。该方... 提出了一种综合测试数据压缩方案。它是在折叠压缩的基础上,利用统计码进行优化,二次压缩测试数据,给出了解压逻辑结构和状态转换图。实验结果证明该方案具有较高的压缩率,其平均压缩率在86.5%以上,明显优于近年来国内外同类方案。该方案原理简单,解压结构易于实现,是一种较为实用的BIST方案。 展开更多
关键词 折叠技术 统计码 测试集 内建自测试(bist)
在线阅读 下载PDF
芯片级BIST控制器的设计与实现 被引量:2
17
作者 孟觉 樊晓光 +1 位作者 邬蒙 夏海宝 《计算机工程》 CAS CSCD 北大核心 2011年第21期238-240,251,共4页
为适应某型国产航电设备故障的实时自检测及定位需要,设计一个针对自测试电路的芯片级BIST控制器。传统的测试方法存在测试时间长和故障覆盖率不高的缺点。为此,采用伪随机测试向量和确定性测试向量相结合的混合BIST技术及多扫描链、压... 为适应某型国产航电设备故障的实时自检测及定位需要,设计一个针对自测试电路的芯片级BIST控制器。传统的测试方法存在测试时间长和故障覆盖率不高的缺点。为此,采用伪随机测试向量和确定性测试向量相结合的混合BIST技术及多扫描链、压缩向量技术,对芯片级BIST控制器进行研究,给出功能模块的设计方案。利用Quartus II软件对设计进行仿真,测试结果证实该设计可达到某型航电设备的故障自检测要求。 展开更多
关键词 控制器 内建自测试 芯片级 多扫描链 压缩向量
在线阅读 下载PDF
一种基于自选择状态的折叠计数器BIST方案 被引量:1
18
作者 吴义成 梁华国 +2 位作者 李松坤 黄正峰 易茂祥 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期195-199,共5页
提出了一种基于选择逻辑电路实现自选择折叠计数器状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过设计的选择电路来控制折叠距离的选取,从而实现了确定的与原测试集相等的测试模式生成.方案不仅... 提出了一种基于选择逻辑电路实现自选择折叠计数器状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过设计的选择电路来控制折叠距离的选取,从而实现了确定的与原测试集相等的测试模式生成.方案不仅实现了测试数据的压缩,而且成功避开了冗余的无用向量,以达到减少大量的测试时间的目的.实验结果证明,建议的方案不仅具有较高的测试数据压缩率,而且能够非常有效地减少测试应用时间. 展开更多
关键词 内建自测试 折叠计数器 自选择电路 测试数据压缩 测试时间
在线阅读 下载PDF
BIST测试激励的聚类压缩方法 被引量:2
19
作者 涂吉 王子龙 李立健 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2014年第6期983-990,共8页
测试激励压缩方案能减少内建自测试(BIST)电路的存储硬件开销,适合超大规模集成电路的测试.将聚类压缩与循环移位压缩和输入精简压缩巧妙结合,提出一种针对BIST的测试激励聚类压缩方法.首先将难测向量进行x方向输入精简;然后以贪心选择... 测试激励压缩方案能减少内建自测试(BIST)电路的存储硬件开销,适合超大规模集成电路的测试.将聚类压缩与循环移位压缩和输入精简压缩巧妙结合,提出一种针对BIST的测试激励聚类压缩方法.首先将难测向量进行x方向输入精简;然后以贪心选择的方法进行y方向聚类压缩,即将测试向量集划分成几个子集,每个子集只存储一个种子向量;最后将聚类后的种子向量集进行z方向移位压缩,将最终的种子向量存储到BIST电路中.测试时,解压电路通过对种子向量进行解压得到全部的难测向量.理论分析和实验结果表明,通过增加相对很少的硬件开销构建聚类移位输入精简解压电路能够产生较高的测试数据压缩率,减少测试向量存储单元,且能以芯片频率进行测试,其中对电路s38584的压缩率高达99.87%. 展开更多
关键词 内建自测试 聚类压缩 贪心算法 输入精简 移位压缩
在线阅读 下载PDF
应用于逻辑核的BIST关键技术研究 被引量:1
20
作者 李吉 徐勇军 +1 位作者 韩银和 李晓维 《计算机工程》 EI CAS CSCD 北大核心 2005年第23期55-57,共3页
随着集成电路工艺进入深亚微米阶段后,电路复杂度的不断提高,特别是片上系统的不断发展,主要包括验证测试和制造测试的芯片测试,正在面临着巨大的挑战,传统的使用自动测试设备的测试方法越来越不能满足测试需要。各种用于提高芯片可测... 随着集成电路工艺进入深亚微米阶段后,电路复杂度的不断提高,特别是片上系统的不断发展,主要包括验证测试和制造测试的芯片测试,正在面临着巨大的挑战,传统的使用自动测试设备的测试方法越来越不能满足测试需要。各种用于提高芯片可测试性的可测性设计方法被提出,其中逻辑内建自测试方法已经被证明为大规模集成电路(VLSI)和SOC测试的一项有效的可测试性设计方法。文章首先对Logic BIST的基本原理结构进行介绍,然后对其在实践应用中的一些难点问题进行详细分析,最后给出针对一款高性能通用处理器实验的结果。 展开更多
关键词 可测性设计 逻辑内建自测试 测试点插入
在线阅读 下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部