期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
控制器局域网位时序处理器的设计与实现 被引量:2
1
作者 胡越黎 徐晓勇 《上海大学学报(自然科学版)》 CAS CSCD 北大核心 2011年第1期85-89,共5页
在控制器局域网(controller area network,CAN)总线通信中,位时序的处理关系到CAN能否正确地收发数据.基于总线标称位时间的周期结构及位同步的工作原理,提出CAN 2.0协议标称位时间的一种优化方法,即将传统的标称位时间由4个互不交叠的... 在控制器局域网(controller area network,CAN)总线通信中,位时序的处理关系到CAN能否正确地收发数据.基于总线标称位时间的周期结构及位同步的工作原理,提出CAN 2.0协议标称位时间的一种优化方法,即将传统的标称位时间由4个互不交叠的段简化成3个互不交叠的段,并在此基础上提出一种基于同步状态机的CAN总线位时序处理器的设计方法,提供可编程的时间段来补偿传播延迟时间和相位漂移,并对设计的电路进行仿真与验证.结果表明,相对于CAN协议规范标称位时间的4个互不交叠的段,减少了整个位时序处理过程使用的寄存器,简化了执行位同步的步骤,能更简便地处理CAN总线通信的位时序,实现了CAN总线协议中对位定时和位同步的控制,更好地优化了CAN网络的性能. 展开更多
关键词 标称位时间 同步 位时序处理器 控制器局域网总线
在线阅读 下载PDF
基于Cortex-M3处理器的时间交替采样系统的设计 被引量:1
2
作者 赵祥 周建斌 +2 位作者 周靖 喻杰 郝宽 《仪表技术与传感器》 CSCD 北大核心 2015年第12期100-102,共3页
设计了一种基于Cortex-M3处理器的时间交替采样系统,阐述了抗混叠滤波调理电路和STM32F103VET6处理器等软硬件设计的技术要点。此外,基于处理器内部集成的两个ADC模块,系统实现了对信号的时间交替采集。测试结果表明,系统在原有12位精度... 设计了一种基于Cortex-M3处理器的时间交替采样系统,阐述了抗混叠滤波调理电路和STM32F103VET6处理器等软硬件设计的技术要点。此外,基于处理器内部集成的两个ADC模块,系统实现了对信号的时间交替采集。测试结果表明,系统在原有12位精度、1MSPS的采样基础上,将数据采样率提升到了2MSPS。 展开更多
关键词 时间交替采样 抗混叠滤波器 32位处理器 直接存储器存取
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部