SoC设计中嵌入存储器对ATPG的影响 被引量：2

1

作者 陈志冲 周锦锋 倪光南 《计算机研究与发展》 EI CSCD 北大核心 2002年第6期763-766,共4页

在ASIC设计中,越来越多地采用了SoC（systems-on-a-chip）方法,同时也因为采用各种IP核和嵌入存储器,给芯片的设计和测试带来了复杂性,特别是在ATPG中这些单元对故障覆盖率有较大的影响.现在已经有一些测试嵌入存储器本身的方法,但这些... 在ASIC设计中,越来越多地采用了SoC（systems-on-a-chip）方法,同时也因为采用各种IP核和嵌入存储器,给芯片的设计和测试带来了复杂性,特别是在ATPG中这些单元对故障覆盖率有较大的影响.现在已经有一些测试嵌入存储器本身的方法,但这些方法一般不考虑嵌入存储器对周围逻辑可测性的影响.在分析了嵌入存储器对ATPG的影响后,提出了消除这些影响的RTL级的DFT方法,这种方法得到了实验的检验. 展开更多

关键词 SOC设计 嵌入存储器 atpg 系统级芯片 可测性设计

在线阅读 下载PDF 职称材料

在形式验证和ATPG中的布尔可满足性问题

2

作者 邓雨春 杨士元 +1 位作者 王红 薛月菊 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2003年第10期1207-1212,共6页

介绍布尔可满足性 (SAT)求解程序在测试向量自动生成、符号模型检查、组合等价性检查和RTL电路设计验证等电子设计自动化领域中的应用 着重阐述如何在算法中有机地结合电路拓扑结构及其与特定应用相关的信息 ,以便提高问题求解效率

关键词 数字电路 电路设计自动化 形式验证 atpg 布尔可满足性

在线阅读 下载PDF 职称材料

基于极小碰集求解算法的测试向量集约简 被引量：3

3

作者 欧阳丹彤 陈晓艳 +2 位作者 叶靖 邓召勇 张立明 《计算机研究与发展》 EI CSCD 北大核心 2019年第11期2448-2457,共10页

自动测试向量生成的目的是对特定的故障模型确定1个高质量测试向量集使得芯片(设计)的故障覆盖率达到期望值,在芯片测试中是非常重要的环节.TetraMAX ATPG 2018是众多ATPG工具中功能最强、最易于使用的自动测试向量生成工具,可以在很短... 自动测试向量生成的目的是对特定的故障模型确定1个高质量测试向量集使得芯片(设计)的故障覆盖率达到期望值,在芯片测试中是非常重要的环节.TetraMAX ATPG 2018是众多ATPG工具中功能最强、最易于使用的自动测试向量生成工具,可以在很短的时间内生成具有高故障覆盖率的高质量测试向量集.提出基于极小碰集求解算法的极小完全测试向量集求解算法,通过对测试向量集约简问题重新建模,利用极小碰集求解算法对TetraMAX ATPG 2018产生的测试向量集进行约简.利用这一算法可以有效地缩减测试向量集规模,且保证其故障覆盖率不变,对降低芯片的测试成本有着重要的现实意义.实验针对固定型故障,结果表明:该算法具有良好的约简效果,而且可以保证所得测试向量集中不包含冗余的测试向量. 展开更多

关键词 电路测试 自动测试向量生成 测试向量集 约简 故障覆盖率 极小碰集 固定型故障

在线阅读 下载PDF 职称材料

通用CPU设计中的模拟验证技术及应用 被引量：1

4

作者 吕涛 李华伟 +3 位作者 尹志刚 刘国华 李晓维 樊建平 《系统仿真学报》 CAS CSCD 2002年第12期1698-1701,1705,共5页

设计验证是芯片设计过程中保证其可靠性的重要环节。其中,模拟是实际中最主要的验证方法。根据应用目的的不同,可以将模拟验证技术分为两大类:针对矢量产生的技术和针对验证评估的技术。本文分类阐述了多种通用的验证技术的原理,在分析... 设计验证是芯片设计过程中保证其可靠性的重要环节。其中,模拟是实际中最主要的验证方法。根据应用目的的不同,可以将模拟验证技术分为两大类:针对矢量产生的技术和针对验证评估的技术。本文分类阐述了多种通用的验证技术的原理,在分析和比较的基础上指出各自的优缺点,并介绍了其在一款通用CPU设计之中的应用,包括应用平台、实验数据以及相应的分析。 展开更多

关键词 CPU 设计 模拟验证 芯片 错误模型 覆盖准则

在线阅读 下载PDF 职称材料

数字电路测试压缩方法研究(英文) 被引量：3

5

作者 韩银和 李晓维 《中国科学院研究生院学报》 CAS CSCD 2007年第6期847-857,共11页

测试压缩可以在没有故障覆盖率损失的情况下,极大地降低测试时间和测试数据量,弥补了测试设备和芯片制造能力提升之间的差距,受到学术界和工业界的广泛关注.测试数据分为测试激励和测试响应2种,测试压缩也对应分为测试激励压缩和测试响... 测试压缩可以在没有故障覆盖率损失的情况下,极大地降低测试时间和测试数据量,弥补了测试设备和芯片制造能力提升之间的差距,受到学术界和工业界的广泛关注.测试数据分为测试激励和测试响应2种,测试压缩也对应分为测试激励压缩和测试响应压缩2个方面.本文针对这2方面分别展开了研究.主要贡献包含:(1)提出了一种Variable-Tail编码.Variable-Tail是一种变长-变长的编码,对于X位密度比较高的测试向量能够取得更高的测试压缩率.实验数据表明,如结合测试向量排序算法,则使用Variable-Tail编码可以取得很接近于编码压缩理论上界的压缩效果(平均差距在1.26 %左右) ,同时还可以减少20 %的测试功耗.(2)提出了一种并行芯核外壳设计方法.研究发现了测试向量中存在着扫描切片重叠和部分重叠现象.当多个扫描切片重叠时,它们仅需要装载一次,这样就可以大大减少测试时间和测试数据量.实验结果表明,使用并行外壳设计,测试时间可以减少到原来的2/3 ,测试功耗可以减少到原来的1/15 .(3)提出了3X测试压缩结构.3X测试压缩结构包含了3个主要技术:X-Config激励压缩、X-Balance测试产生和X-Tolerant响应压缩.X-Config激励压缩提出了一个周期可重构的MUX网络.X-Balance测试产生综合考虑了动态压缩、测试数据压缩和扫描设计等因素,产生测试向量.它使用了回溯消除算法和基于确定位概率密度的扫描链设计算法,减少测试向量体积.X-Tolerant响应压缩提出了一种单输出的基于卷积编码的压缩电路.该压缩电路只需要一个数据,因此总能保证最大的压缩率.同时为了提高对X位的容忍能力,还提出了一个多权重的基本校验矩阵生成算法. 展开更多

关键词 系统芯片 测试激励压缩 测试响应压缩 扫描设计 自动测试向量生成(atpg) 不关心位 未知位 卷积编码

在线阅读 下载PDF 职称材料

蚁群优化在组合电路测试生成中的应用 被引量：1

6

作者 周精华 翟正军 《计算机工程与应用》 CSCD 北大核心 2009年第2期85-87,共3页

如何高效地解决数字电路测试生成问题是VLSI领域中的核心。通过对蚁群算法在不同类型的组合优化和搜索问题上的应用研究,基于组合电路测试的路径敏化方法,借助SAT确定性算法工具,提出了一个新的蚁群算法模型来解决组合电路测试生成问题... 如何高效地解决数字电路测试生成问题是VLSI领域中的核心。通过对蚁群算法在不同类型的组合优化和搜索问题上的应用研究,基于组合电路测试的路径敏化方法,借助SAT确定性算法工具,提出了一个新的蚁群算法模型来解决组合电路测试生成问题,并通过实验验证其可行性。 展开更多

关键词 自动测试图形生成 可满足性问题 蚁群算法 组合电路

在线阅读 下载PDF 职称材料

基于确定性测试集的数字集成电路随机测试 被引量：3

7

作者 谢永乐 陈光 《仪器仪表学报》 EI CAS CSCD 北大核心 2002年第6期576-578,共3页

提出了一种基于确定性测试集的数字集成电路随机测试生成方法。通过确定性测试集的分类及随机化 ,该方法能生成高性能的随机测试多权集。和平凡随机测试及采用单权集下的随机测试相比 ,采用文中的方法在压缩测试长度的同时还可获得较高... 提出了一种基于确定性测试集的数字集成电路随机测试生成方法。通过确定性测试集的分类及随机化 ,该方法能生成高性能的随机测试多权集。和平凡随机测试及采用单权集下的随机测试相比 ,采用文中的方法在压缩测试长度的同时还可获得较高的故障覆盖率。对标准电路的实验验证了该加权集生成算法的有效性 。 展开更多

关键词 确定性测试集 加权随机测试 自动测试生成器 多权集 数字集成电路 故障诊断

在线阅读 下载PDF 职称材料

时序电路等价验证的触发器匹配 被引量：1

8

作者 张超 竺红卫 《电子与信息学报》 EI CSCD 北大核心 2014年第9期2283-2286,共4页

通常的时序电路等价性验证方法是将触发器按时序展开,从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中,触发器是一一对应的,找到触发器的对应关系,时序电路的验证就会得到很大的简化。该文通过一种新的基于布尔... 通常的时序电路等价性验证方法是将触发器按时序展开,从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中,触发器是一一对应的,找到触发器的对应关系,时序电路的验证就会得到很大的简化。该文通过一种新的基于布尔可满足性(SAT)算法的自动测试模式生成(ATPG)匹配模型建立联接电路,使用时序帧展开传递算法比较触发器的帧时序状态输出,同时在SAT解算中加入信息学习继承等启发式算法,将时序电路的触发器一一匹配。在ISCAS89电路上的实验结果表明,该文算法在对触发器的匹配问题上是非常有效的。 展开更多

关键词 触发器匹配 自动测试模式生成模型 布尔可满足性 时序帧递进展开 信息学习

在线阅读 下载PDF 职称材料

含存储器数字电路系统的自动测试生成

9

作者 成本茂 杨士元 +1 位作者 王红 鞠艳秋 《计算机工程》 CAS CSCD 北大核心 2007年第23期252-254,260,共4页

已有的数字电路自动测试生成(ATPG)软件没有存储器的结构模型,不支持对存储器电路的自动测试生成。该文分析了2类存储器的功能特征,提出了面向测试的ROM和RAM结构模型的建立方法,其中,ROM根据所储存的数据等效成组合电路模型,RAM利用新... 已有的数字电路自动测试生成(ATPG)软件没有存储器的结构模型,不支持对存储器电路的自动测试生成。该文分析了2类存储器的功能特征,提出了面向测试的ROM和RAM结构模型的建立方法,其中,ROM根据所储存的数据等效成组合电路模型,RAM利用新建立的RAMBIT基元等效成利于测试的时序电路模型。将其应用于ATPG软件中,解决了含存储器数字电路的自动测试生成问题。 展开更多

关键词 存储器 结构模型 自动测试生成 故障仿真

在线阅读 下载PDF 职称材料

基于BDD和布尔差分的组合电路测试生成方法

10

作者 欧阳一鸣 牟屹 梁华国 《计算机应用研究》 CSCD 北大核心 2008年第5期1450-1452,1523,共4页

引入布尔差分的思想,对被测电路函数的BDD结构进行判断生成测试向量。本方案较传统的以图进行搜索的ATPG方法有效地减少了时空开销,并将布尔差分的理论方法应用于实际。实验表明,本方案可以有效地进行测试生成。

关键词 二元决策图 布尔差分 自动测试向量生成

在线阅读 下载PDF 职称材料

基于安全充分捕获技术的多时钟数字系统测试矢量生成

11

作者 张金艺 熊艳爽 《上海大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第1期4-9,共6页

针对多时钟数字系统提出了一种新颖的产生测试矢量的方法——安全充分捕获技术(Safe and CompleteCapture Technology,S&CCT).该方法对电路系统中的时钟按照一定的标准分为等效时钟和串行时钟,然后确定正确的时钟捕获顺序.使用并发... 针对多时钟数字系统提出了一种新颖的产生测试矢量的方法——安全充分捕获技术(Safe and CompleteCapture Technology,S&CCT).该方法对电路系统中的时钟按照一定的标准分为等效时钟和串行时钟,然后确定正确的时钟捕获顺序.使用并发故障模拟器从逻辑上和时序上对生成的测试矢量进行仿真,测试矢量生成器使用该仿真信息,以避免生成失效测试矢量.实验证明,S&CCT与传统方法相比,测试矢量数目减少50%左右,不仅大大减少了测试矢量的数目,对电路的硬件开销也几乎没有影响. 展开更多

关键词 安全充分捕获技术 自动测试图形生成 测试协议 时钟分类标准 数据流图 测试覆盖率

在线阅读 下载PDF 职称材料

基于RTL行为模型的测试产生及时延测试方法(英)

12

作者 李华伟 李忠诚 《中国科学院研究生院学报》 CAS CSCD 2002年第2期198-201,共4页

寄存器传输级(RTL)测试产生及时延测试是当今集成电路(IC)测试技术中亟待解决的问题和研究的热点.首先从IC逻辑测试的测试产生和IC时延测试方法这两个方面系统地综述了测试产生和时延测试领域迄今为止的主要研究成果.在RTL行为描述的测... 寄存器传输级(RTL)测试产生及时延测试是当今集成电路(IC)测试技术中亟待解决的问题和研究的热点.首先从IC逻辑测试的测试产生和IC时延测试方法这两个方面系统地综述了测试产生和时延测试领域迄今为止的主要研究成果.在RTL行为描述的测试产生方面,提出了新的RTL行为模型的描述方法:行为阶段聚类描述,并提出了基于聚类的测试产生技术.将这些技术集成到RTL级ATPG系统ATCLUB中,在提高测试产生效率及缩短测试长度方面效果显著.在IC时延测试方面,提出了一种新的可变双观测点的时延测试方法。基于该方法提出了新的时延故障诊断方法,实现和完善了可变双观测点的时延测试系统DTwDO.DTwDO提供了从时延测试到故障诊断等一系列测试工具,有效减少了测试通路数,提高了故障覆盖率,并有很高的故障定位成功率. 展开更多

关键词 RTL行为模型 测试产生 时延测试 寄存器传输级 有限状态机 自动测试向量产生 故障诊断 集成电路测试

在线阅读 下载PDF 职称材料

针对串扰引起的时延故障的测试产生 被引量：2

13

作者 张月 李华伟 +1 位作者 宫云战 李晓维 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2004年第10期1448-1453,共6页

串扰的出现可能会导致电路出现逻辑错误和时延故障 因此 ,超深亚微米工艺下 ,在设计验证、测试阶段需要对串扰问题给予认真对待 由于电路中较长的通路具有较短的松弛时间 ,因此容易因为串扰问题产生时延故障 针对这类故障给出了一个... 串扰的出现可能会导致电路出现逻辑错误和时延故障 因此 ,超深亚微米工艺下 ,在设计验证、测试阶段需要对串扰问题给予认真对待 由于电路中较长的通路具有较短的松弛时间 ,因此容易因为串扰问题产生时延故障 针对这类故障给出了一个考虑较长通路上串扰现象的时延故障测试产生算法 ,该算法采用了波形敏化技术 实验结果表明 。 展开更多

关键词 串扰 时延故障 自动测试向量产生 波形敏化

在线阅读 下载PDF 职称材料

ASIC集成电路的可测性设计与技术实现 被引量：3

14

作者 韩威 江川 《计算机科学》 CSCD 北大核心 2009年第4期289-292,共4页

ASIC集成电路设计开发中的隐含逻辑瑕疵与电路故障是芯片实现的最大困境,针对不同特性的电路提出了内部逻辑扫描、存储器内建自测试、边界扫描链插入以及ATPG自动测试向量生成的解决方案与技术方法,实现了SOC设计开发中逻辑与成片电路... ASIC集成电路设计开发中的隐含逻辑瑕疵与电路故障是芯片实现的最大困境,针对不同特性的电路提出了内部逻辑扫描、存储器内建自测试、边界扫描链插入以及ATPG自动测试向量生成的解决方案与技术方法,实现了SOC设计开发中逻辑与成片电路的主动侦测与跟踪寻径,经实践证明这些方法大大提高了复杂SOC研制的成功率。 展开更多

关键词 SOC测试 可测性设计 主动测试技术 故障模型 测试向量自动生成

在线阅读 下载PDF 职称材料

组合电路等价性检验方法研究

15

作者 曾琼 闫炜 《计算机工程》 CAS CSCD 北大核心 2007年第4期253-255,共3页

分析了数字电路等价性检验方法的基本原理,对组合电路等价性检验方法进行了综合研究,讨论了各种方法的特点,指出了各种方法的优缺点及其适用场合,总结了组合电路等价性检验方法的发展规律,指出了未来的发展方向。

关键词 等价性检验 组合电路 二叉判定图 布尔可满足 自动测试向量产生

在线阅读 下载PDF 职称材料

基于EDT的扫描测试压缩电路优化方法

16

作者 李松 赵毅强 叶茂 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2020年第8期1601-1609,共9页

为了在集成电路可测试性设计(DFT)中实现更有效的测试向量压缩,减少测试数据容量和测试时间,采用嵌入式确定性测试(EDT)的扫描测试压缩方案分别对S13207、S15850、S38417和S38584基准电路进行了优化分析,通过研究测试向量和移位周期等... 为了在集成电路可测试性设计(DFT)中实现更有效的测试向量压缩,减少测试数据容量和测试时间,采用嵌入式确定性测试(EDT)的扫描测试压缩方案分别对S13207、S15850、S38417和S38584基准电路进行了优化分析,通过研究测试向量和移位周期等影响测试压缩的因素,提出了固定测试端口和固定压缩率的扫描测试压缩电路优化方法。结果表明,在测试端口数量都为2,压缩率分别为12、14、16和24时具有较好的压缩效果,与传统自动测试向量生成(ATPG)相比,固定故障的测试数据容量减小了3.9~6.4倍,测试时间减少了3.8~6.2倍,跳变延时故障的测试数据容量减少了4.1~5.4倍,测试时间减少了3.8~5.2倍。所提方法通过改变测试端口数和压缩率的方式讨论了多种影响测试压缩的因素,给出扫描测试压缩电路的优化设计方案,提高了压缩效率,并对一个较大规模电路进行了仿真验证,可适用于集成电路的扫描测试压缩设计。 展开更多

关键词 可测试性设计(DFT) 扫描测试压缩 测试数据容量 测试时间 嵌入式确定性测试(EDT) 自动测试向量生成(atpg)

在线阅读 下载PDF 职称材料