期刊文献+
共找到76篇文章
< 1 2 4 >
每页显示 20 50 100
IC-CAD工具中面向学生的软件包 被引量:2
1
作者 黄建文 李兴伟 艾西加 《电子科技大学学报》 EI CAS CSCD 北大核心 1997年第1期78-82,共5页
掌握专用集成电路的设计技术是未来电子工程师的必备能力之一,除了理论学习之外,IC-CAD工具的应用及实际电路的测试技术同样是VLSI电路设计教学中的重要环节。文中从三方面阐述面向学生的IC-CAD软件:(1)基于PC... 掌握专用集成电路的设计技术是未来电子工程师的必备能力之一,除了理论学习之外,IC-CAD工具的应用及实际电路的测试技术同样是VLSI电路设计教学中的重要环节。文中从三方面阐述面向学生的IC-CAD软件:(1)基于PC机的IC-CAD工具概述;(2)模拟器中基于PSPICEMOS3模型的演变; 展开更多
关键词 计算机辅助设计 模拟 测试 软件包
在线阅读 下载PDF
一种可编程异构芯片设计方法应用于视频桥接
2
作者 王潘丰 蔡懿慈 《电子学报》 北大核心 2025年第1期72-83,共12页
随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FP... 随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FPGA)、图形处理器(Graphics Processing Unit,GPU)和专用集成电路(Application Specific Integrated Circuit,ASIC)等.但这种单一的电路模式难以同时满足低成本、超低功耗和小型化的要求,尤其是在移动显示领域.本文提出了一种新的异构体系架构,它将FPGA、微控制单元(MicroController Unit,MCU)、ASIC和存储器无缝集成到一个芯片中.该芯片不仅实现了小型化,而且具有低成本和低功耗的优势;更重要的是该款芯片可以支持不同接口和视频格式的桥接需求.针对不同算法的应用,本文给出了使用该芯片的评估方法和解决方案,为架构设计提供了依据.该芯片已成功在22 nm工艺流片,整体尺寸约为4 mm×4 mm,总功耗约为200 mW.它可以支持3840×2160分辨率和144 Hz刷新率的视频输入格式,1080×2340分辨率和90 Hz刷新率的视频输出格式.在实现同样视频桥接功能的应用时,本文所提芯片的面积和功耗均小于AMD芯片XC7K325T和Zynq Z7035的1/10.换而言之,针对此类场景的应用,本文方案在成本和功耗方面相比于传统商业FPGA有显著优化. 展开更多
关键词 异构架构 可编程 现场可编程门阵列(FPGA) 专用集成电路(ASIC) 视频桥接 低功耗
在线阅读 下载PDF
ASIC-PLC全数字式水轮机调速器 被引量:3
3
作者 金波 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2007年第4期570-573,共4页
为了提高水轮机调速器的可靠性,对全数字式水轮机调速器进行了研究,它以可编程控制器(PLC)为基础,结合专用集成电路技术(application specific integrated circuit,ASIC)进行测频和位移测量,同时采用一个全数字式的液压控制系统——数... 为了提高水轮机调速器的可靠性,对全数字式水轮机调速器进行了研究,它以可编程控制器(PLC)为基础,结合专用集成电路技术(application specific integrated circuit,ASIC)进行测频和位移测量,同时采用一个全数字式的液压控制系统——数字阀插装阀并联液压控制系统,从而构成一个真正的全数字式水轮机调速器,即从信号的采集到控制的输出全部实现了数字化.在水轮机调速器半物理仿真实验台上进行了实验.结果表明,它的控制性能良好,可以满足水轮机对调速器的要求. 展开更多
关键词 水轮机调速器 全数字式控制 液压控制系统 专用集成电路技术 可编程控制器
在线阅读 下载PDF
NPS-1数字神经元芯片的实现与应用
4
作者 罗莉 何鸿君 胡守仁 《电子学报》 EI CAS CSCD 北大核心 1998年第8期80-82,共3页
本文设计了数字神经元芯片NPS-1,其结构简洁,易于级联,用FPGA实现样片,集成度约一万门电路以阿拉伯数字识别和双向存储器为例,测试结果表明,该芯片设计、实现正确,同时结构简洁。
关键词 人工神经网络 FPGA ASIC
在线阅读 下载PDF
继电保护系统级专用芯片的设计 被引量:15
5
作者 张桂青 冯涛 +4 位作者 张杭 王建华 徐宏 耿英三 郑士泉 《电力系统自动化》 EI CSCD 北大核心 2001年第20期45-47,共3页
在分析微机保护的基础上 ,提出了电力系统继电保护系统级专用芯片的设计方案。它集计量、保护、通信功能于一体 ,只要配以相应的外围器件 ,即可构成数字保护的智能终端 ,和上位机相连可以构成变电站自动化系统。与微机保护相比 ,专用芯... 在分析微机保护的基础上 ,提出了电力系统继电保护系统级专用芯片的设计方案。它集计量、保护、通信功能于一体 ,只要配以相应的外围器件 ,即可构成数字保护的智能终端 ,和上位机相连可以构成变电站自动化系统。与微机保护相比 ,专用芯片具有可靠性高、价格低等优点 ,代表了数字继电保护未来的发展方向。文中讨论的保护模块可以根据保护对象的不同而方便地调整 ,该设计具有很强的通用性。通过用现场可编程门阵列 ( FPGA)进行硬件仿真 。 展开更多
关键词 电力系统 继电保护系统 专用芯片 设计 微机保护
在线阅读 下载PDF
可重构智能化电器硬件设计平台及其应用 被引量:21
6
作者 张桂青 冯涛 +2 位作者 王建华 张杭 耿英三 《电力自动化设备》 EI CSCD 北大核心 2003年第9期27-30,35,共5页
在给出可编程智能化电器专用芯片的设计基础上,提出了可重构智能化电器硬件平台设计的概念,介绍了平台的构成和具体重构方法。作为应用实例,介绍了利用该平台在已经完成的中、低压线路保护单元中的应用,还给出了通过重构实现基于小波变... 在给出可编程智能化电器专用芯片的设计基础上,提出了可重构智能化电器硬件平台设计的概念,介绍了平台的构成和具体重构方法。作为应用实例,介绍了利用该平台在已经完成的中、低压线路保护单元中的应用,还给出了通过重构实现基于小波变换等复杂保护算法、实现电能质量监测和保护一体化、实现智能化电器软装配等具体技术。还进一步给出了实现远程装配和远程诊断的设想。该平台和通用微处理器构成的平台相比在速度、可靠性、价格、保密性以及新产品上市时间等方面都有很大的优势。 展开更多
关键词 微机保护 专用芯片 可重构硬件平台
在线阅读 下载PDF
JPEG2000中9/7离散小波变换二进制系数实现 被引量:14
7
作者 刘在德 郑南宁 +1 位作者 刘跃虎 兰旭光 《西安交通大学学报》 EI CAS CSCD 北大核心 2003年第12期1211-1215,共5页
基于实数的二进制表示法,把CDF(Cohen,DaubechiesandFeauveau)9/7双正交小波基的提升系数化为二进制,采用简单的移位-加操作代替结构复杂的浮点乘法器,从而实现了JPEG2000中9/7离散小波变换的定点计算.相对于浮点计算法,移位-加操作最... 基于实数的二进制表示法,把CDF(Cohen,DaubechiesandFeauveau)9/7双正交小波基的提升系数化为二进制,采用简单的移位-加操作代替结构复杂的浮点乘法器,从而实现了JPEG2000中9/7离散小波变换的定点计算.相对于浮点计算法,移位-加操作最大的优点是计算简单,特别易于超大规模集成电路实现,因而使硬件实时处理图像信号成为可能.实验仿真结果表明:在低压缩比的情况下,用移位-加操作重构的图像,其峰值信噪比(PSNR)只比浮点法低0.10dB,当压缩比增大时,其PSNR值略好于浮点法. 展开更多
关键词 离散小波变换 定点计算 浮点计算法 提升 移位-加操作
在线阅读 下载PDF
超高速开关磁阻电动机设计 被引量:12
8
作者 周强 刘闯 +1 位作者 朱学忠 刘迪吉 《中国电机工程学报》 EI CSCD 北大核心 2009年第9期87-92,共6页
开关磁阻电机结构简单坚固,转子上无永磁体和绕组,特别适合超高速运行。针对超高速电机的运行特点,对超高速开关磁阻电机的多物理场一体化设计方法进行探讨,研制了一台6/2结构超高速开关磁阻样机,样机最高转速为130000r/min,功率为1kW... 开关磁阻电机结构简单坚固,转子上无永磁体和绕组,特别适合超高速运行。针对超高速电机的运行特点,对超高速开关磁阻电机的多物理场一体化设计方法进行探讨,研制了一台6/2结构超高速开关磁阻样机,样机最高转速为130000r/min,功率为1kW。为提高样机的起动转矩,改进了样机的转子结构,并基于有限元法对样机的电磁性能和动力学性能进行优化。采用自主开发的具有角度控制功能的开关磁阻电机专用集成电路SR3P10K07A作为控制系统的控制核心。最后对样机进行了实验,实验结果表明本文采用的设计方法、转子结构和专用芯片是可行和有效的。 展开更多
关键词 超高速电机 开关磁阻电动机 电机设计 转子结构 专用集成电路
在线阅读 下载PDF
基于两层流水线结构的FIR滤波器设计 被引量:7
9
作者 王沁 李占才 齐悦 《电子学报》 EI CAS CSCD 北大核心 2005年第2期367-369,共3页
本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案 (2HPFIR) .采用比输入采样频率快几倍的内部时钟频率 ,实现了乘加器件的高度复用 ,进而缩减了芯片面积 .根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M ,在二层流水... 本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案 (2HPFIR) .采用比输入采样频率快几倍的内部时钟频率 ,实现了乘加器件的高度复用 ,进而缩减了芯片面积 .根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M ,在二层流水线结构的抽头链中 ,加入N/M - 1个抽头把运算分成N/M个组 .在流水线结构的组内形成M个阶段 ,组间形成N/M个阶段 .随着抽头数量的增长 ,此结构很容易扩展 ,且不会增加关键路径的延时 .此方法可以灵活应用到其它类似的专用滤波器设计中 . 展开更多
关键词 数字信号处理 FIR滤波器 集成电路 流水线 乘累加器
在线阅读 下载PDF
FIFO在多级滤波图像处理ASIC芯片中的设计应用 被引量:3
10
作者 陈朝阳 洪功存 +1 位作者 沈绪榜 郑兆青 《红外与激光工程》 EI CSCD 北大核心 2005年第3期348-351,共4页
描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通... 描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通道与慢速数据输入相匹配;三个同步FIFO,分别对应单级1×3、两级1×3级联(相当于1×5)和三级1×3级联(相当于1×7)滤波模板的图像数据输出缓存,分时复用一路输出总线。仿真结果表明设计是正确且有效的。 展开更多
关键词 FIFO 多级滤波 图像处理 存储器 芯片
在线阅读 下载PDF
分组密码算法SM4的低复杂度实现 被引量:22
11
作者 王晨光 乔树山 黑勇 《计算机工程》 CAS CSCD 2013年第7期177-180,共4页
针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡。基于该架构设计SM4加解... 针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡。基于该架构设计SM4加解密IP核,在现场可编程门阵列上占用的资源仅为传统设计的55%,基于SMIC 0.18μm数字CMOS工艺的综合结果显示,仅用0.079 mm2即可实现100 Mb/s的数据吞吐量。实验结果表明,该结构可以有效地降低SM4算法的实现复杂度。 展开更多
关键词 SM4算法 分组密码算法 低复杂度 硬件复用 现场可编程门阵列 特定用途集成电路实现
在线阅读 下载PDF
中国航天专用集成电路实现途径研究 被引量:9
12
作者 杜文志 谭维炽 《中国空间科学技术》 EI CSCD 北大核心 2002年第5期31-37,共7页
分析比较了现有的专用集成电路 (ASIC)实现途径及其特点 ;详细阐述了中国航天ASIC的需求特点 ;分析中国国内通过不同途径实现航天ASIC的可行性 ,提出了适合于中国航天的ASIC实现途径和ASIC发展策略。就中国开发航天ASIC面临的几个主要问... 分析比较了现有的专用集成电路 (ASIC)实现途径及其特点 ;详细阐述了中国航天ASIC的需求特点 ;分析中国国内通过不同途径实现航天ASIC的可行性 ,提出了适合于中国航天的ASIC实现途径和ASIC发展策略。就中国开发航天ASIC面临的几个主要问题 。 展开更多
关键词 中国 专用集成电路 发展战略 航天器
在线阅读 下载PDF
地面数字电视基带调制器芯片电源网络设计 被引量:2
13
作者 张帅 张晓林 +1 位作者 张展 苏琳琳 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2009年第4期485-488,共4页
对IR-drop和EM现象进行了解释和分析,结合地面数字电视基带调制器芯片的设计,将标准单元区域简化为电源电阻网络进行建模,根据模型计算出最大电压降,在保证最大电压降区域能够正常工作的基础上,简单有效地设计了标准单元模块区域的电源... 对IR-drop和EM现象进行了解释和分析,结合地面数字电视基带调制器芯片的设计,将标准单元区域简化为电源电阻网络进行建模,根据模型计算出最大电压降,在保证最大电压降区域能够正常工作的基础上,简单有效地设计了标准单元模块区域的电源网络,最后在考虑到宏模块电源环压降的前提下,将宏模块区域转化成标准单元区域进行建模,完成了整个芯片的电源网络设计.此方法运用于早期布局,确保电源分配的可靠性,提高设计效率,通过地面数字电视多媒体广播的全模式发射端芯片的流片成功和功能的实现,证明了该方法的实用性和有效性. 展开更多
关键词 数字电视 专用集成电路 电源网络 电迁移
在线阅读 下载PDF
对地观测高分相机视频电子学集成化技术 被引量:9
14
作者 陈瑞明 吴淞波 +1 位作者 王建宇 李涛 《航天返回与遥感》 2013年第3期34-41,共8页
传统的星载相机电子学系统由商用或高等级标准器件设计而成,一般来说标准器件规模较小,难以满足复杂、大规模的高分辨率相机电子学系统对体积、质量、功耗和性能上的要求。文章分析了空间高分辨率对地观测相机视频电子学的需求特点;介... 传统的星载相机电子学系统由商用或高等级标准器件设计而成,一般来说标准器件规模较小,难以满足复杂、大规模的高分辨率相机电子学系统对体积、质量、功耗和性能上的要求。文章分析了空间高分辨率对地观测相机视频电子学的需求特点;介绍了高分辨率相机电子学集成化的发展现状;结合中国自身的技术发展水平,提出了中国高分辨率对地观测相机集成化发展的思路和技术途径。首先要研制出高性能和高集成度的单片专用集成电路,在规模上可以采用先进的封装技术,如系统封装(System in a Package,SIP)进行扩展。初步研究表明,该技术途径是可以实现的。该项技术不但可以满足空间高分辨率对地观测相机的要求,还可以应用到其他的空间遥感器中,实现中国空间遥感相机电子学的跨越发展。 展开更多
关键词 高分辨率遥感器 相机电子学 电荷耦合器件 视频电路 系统封装 专用集成电路 对地观测卫星
在线阅读 下载PDF
低存储高速可重构LDPC码译码器设计及ASIC实现 被引量:8
15
作者 栾志斌 裴玉奎 葛宁 《电子与信息学报》 EI CSCD 北大核心 2014年第10期2287-2292,共6页
在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该... 在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。 展开更多
关键词 低密度奇偶校验(LDPC)码 无线通信 可重构 低存储 高吞吐率 专用集成电路(ASIC)
在线阅读 下载PDF
基于ASIC实现的高速可扩展并行IP路由查找算法 被引量:5
16
作者 谭明锋 龚正虎 《电子学报》 EI CAS CSCD 北大核心 2005年第2期209-213,共5页
本文提出的IP路由查找算法基于ASIC实现 ,用多个Hash函数对不同长度的前缀进行映射并保存在不同的组相联存储器中 ,运用组相联存储器的特性很好地解决了Hash碰撞 ,并极大地减少了空间耗费 .查找时并行查找所有存储器以进行最长前缀匹配 ... 本文提出的IP路由查找算法基于ASIC实现 ,用多个Hash函数对不同长度的前缀进行映射并保存在不同的组相联存储器中 ,运用组相联存储器的特性很好地解决了Hash碰撞 ,并极大地减少了空间耗费 .查找时并行查找所有存储器以进行最长前缀匹配 ,可在一次访存时间内完成查表 ,而路由更新平均只需数次访存 .该算法在使用 10ns的存储器件时已可满足OC 76 8接口的线速转发要求 ,而且具有良好的可扩展性和并行性 ,可满足更大容量的路由表和更高速度网络单元的线速转发要求 . 展开更多
关键词 专用集成电路(ASIC) IP路由查找 可扩展性 并行性 0C768接口 线速转发
在线阅读 下载PDF
引信体目标视频回波模拟器专用处理器设计 被引量:5
17
作者 郑哲 李加琪 吴嗣亮 《红外与激光工程》 EI CSCD 北大核心 2005年第3期360-363,共4页
针对引信体目标视频回波模拟器中实时数字信号处理的要求,给出了基于Virtex-II系列现场可编程门阵列(FPGA)设计的专用处理器的方案、方法。该方案充分利用了与FPGA结构相适应的设计优化技术,解决了由于FPGA片内时钟频率过高而产生的瓶... 针对引信体目标视频回波模拟器中实时数字信号处理的要求,给出了基于Virtex-II系列现场可编程门阵列(FPGA)设计的专用处理器的方案、方法。该方案充分利用了与FPGA结构相适应的设计优化技术,解决了由于FPGA片内时钟频率过高而产生的瓶颈问题。调试表明,此处理器既有专用ASIC电路的快速性,又有DSP器件的灵活性,完全能满足引信体目标视频回波模拟系统的实际要求。 展开更多
关键词 模拟器 FPGA 专用处理器
在线阅读 下载PDF
多端口存储器控制器IP核的研究 被引量:2
18
作者 马秦生 曹阳 +1 位作者 杨珺 张宁 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2010年第1期142-147,共6页
为了提高SoC系统中主设备访问外部存储器的访问带宽,设计了基于AHB总线的多端口存储器控制器IP核,并提出了基于提前仲裁和请求等待优先的仲裁策略.IP核中的多个主设备通过多个端口请求访问外部存储器,仲裁器在当前总线读/写操作完成前... 为了提高SoC系统中主设备访问外部存储器的访问带宽,设计了基于AHB总线的多端口存储器控制器IP核,并提出了基于提前仲裁和请求等待优先的仲裁策略.IP核中的多个主设备通过多个端口请求访问外部存储器,仲裁器在当前总线读/写操作完成前的提前仲裁时刻裁决出具有最高优先访问权的端口并对访问请求未获允许的端口设置请求等待时间,当提前仲裁时刻再次到达时,优先裁决等待时间到的端口.仿真和硬件验证结果表明,IP核的存储器访问带宽约为532 MB/s,最高总线利用率约为90%. 展开更多
关键词 专用集成电路 IP 逻辑设计 控制设备 存储设备 可重用性 多端口 仲裁器
在线阅读 下载PDF
全数字伺服电机轴角转换单元建模与分析 被引量:6
19
作者 刘亚静 范瑜 吕刚 《中国电机工程学报》 EI CSCD 北大核心 2013年第3期148-154,4,共7页
基于跟踪法的磁编码器轴角转换单元具有抗干扰能力强,同时能得到角度和速度信号等优点;而专用集成电路具有并行性、灵活性和实时性高等优点。当采用专用集成电路(application specific integrated circuits,ASIC)设计全数字、纯硬件的... 基于跟踪法的磁编码器轴角转换单元具有抗干扰能力强,同时能得到角度和速度信号等优点;而专用集成电路具有并行性、灵活性和实时性高等优点。当采用专用集成电路(application specific integrated circuits,ASIC)设计全数字、纯硬件的轴角数字转换单元时,面临着系统和算法的结构选择、内部参数界确定以及字长选取等问题。该文利用数字坐标旋转机(coordinate rotational digital computer,CORDIC)算法来替代传统跟踪测角中的乘法器和数控振荡器,通过对XY通道和Z通道进行标定以及误差分析,将其等效为一个减法操作符,实现角度求差功能。在此基础上,分析内部的误差传播路径,并从稳定性和动态性能角度确定传播路径的界,从而建立全数字轴角转换单元的模型,最后利用FPGA分别实现了A/D位数为10位、12位和14位时的轴角转换单元。实验结果验证了该文所建模型的正确性及有效性。 展开更多
关键词 伺服电机 跟踪测角 磁编码器 轴角数字转换 数字旋转坐标机 专用集成电路
在线阅读 下载PDF
一种超低功耗高性能的亚阈值全CMOS基准电压源 被引量:3
20
作者 朱智勇 段吉海 +2 位作者 邓进丽 韦雪明 赵洪飞 《半导体技术》 CAS CSCD 北大核心 2016年第4期261-266,共6页
介绍了一种超低功耗、无片上电阻、无双极型晶体管(BJT)的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路(ASIC)。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传... 介绍了一种超低功耗、无片上电阻、无双极型晶体管(BJT)的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路(ASIC)。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传统结构中的电阻消除迁移率和电流的温度影响,同时减小芯片面积;采用共源共栅电流镜以降低电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行仿真。仿真结果表明,在-45~130℃内,温漂系数为29.1×10-6/℃,电源电压范围为0.8~3.3 V时,电压调整率为0.056%,在100 Hz时,电源电压抑制比为-53 d B。电路功耗仅为235 n W,芯片面积为0.01 mm2。 展开更多
关键词 专用集成电路(ASIC) 超低功耗 电压基准源 亚阈值 电源电压抑制比(PSRR) 共源共栅电流镜
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部