期刊文献+
共找到46篇文章
< 1 2 3 >
每页显示 20 50 100
低存储高速可重构LDPC码译码器设计及ASIC实现 被引量:8
1
作者 栾志斌 裴玉奎 葛宁 《电子与信息学报》 EI CSCD 北大核心 2014年第10期2287-2292,共6页
在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该... 在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。 展开更多
关键词 低密度奇偶校验(LDPC)码 无线通信 可重构 低存储 高吞吐率 专用集成电路(asic)
在线阅读 下载PDF
星地高速数传系统LDPC编码器ASIC集成芯片设计 被引量:5
2
作者 张浩 殷柳国 《宇航学报》 EI CAS CSCD 北大核心 2015年第1期96-102,共7页
面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,... 面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm2,功耗仅为184.3 m W。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。 展开更多
关键词 卫星通信 LDPC编码器 多码率融合 集成芯片设计
在线阅读 下载PDF
论ASIC与FPGA之争 被引量:11
3
作者 韩俊刚 《计算机工程》 CAS CSCD 北大核心 2004年第8期10-12,25,共4页
论述现场可编程门阵列(FPGA)产品的发展情况和对于专用集成电路(ASIC)的影响。介绍了目前国际上对FPGA和ASIC的竞争问题的讨论,同时对ASIC和FPGA进行了简单的比较,并对FPGA的新的应用领域作了介绍。最后提出发展我国FPGA产业的建议。
关键词 现场可编程门阵列 专用集成电路 可编程系统芯片
在线阅读 下载PDF
基于FPGA的ASIC芯片抗辐射性能评估系统 被引量:3
4
作者 刘海静 王正 +1 位作者 单毅 董业民 《半导体技术》 CAS 北大核心 2021年第3期249-254,共6页
针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还... 针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm^(2)·mg^(-1)的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。 展开更多
关键词 专用集成电路(asic) 抗辐射 现场可编程门阵列(FPGA) 单粒子翻转(SEU) 性能评估
在线阅读 下载PDF
静态时序分析在数字ASIC设计中的应用 被引量:4
5
作者 陈敏 殷瑞祥 +1 位作者 郭瑢 曾爱华 《重庆工学院学报》 2005年第8期51-55,62,共6页
主要介绍了静态时序分析在数字ASIC设计中的应用,描述了静态时序分析的基本原理和流程,并以I2C总线设计为例,分析了对数字ASIC作静态时序分析中可能出现的问题,提出了消除虚假路径的实际方法.通过对全芯片进行静态时序分析,可以确认设... 主要介绍了静态时序分析在数字ASIC设计中的应用,描述了静态时序分析的基本原理和流程,并以I2C总线设计为例,分析了对数字ASIC作静态时序分析中可能出现的问题,提出了消除虚假路径的实际方法.通过对全芯片进行静态时序分析,可以确认设计的准确性和可靠性,从而为设计流程中每一部分的工作取得sign-off提供可靠保证. 展开更多
关键词 专用集成电路(asic) 静态时序分析(STA) I^2C 时序约束 虚假路径
在线阅读 下载PDF
MEMS陀螺驱动数字闭环ASIC设计 被引量:1
6
作者 任臣 杨亮 杨拥军 《半导体技术》 CAS CSCD 北大核心 2015年第8期566-569,584,共5页
针对MEMS陀螺,基于四阶机电结合ΣΔ调制器技术设计了一款驱动数字闭环电路。其中电容/电压转换电路(C/V转换电路)采用了开关电容电路。为了降低C/V转换电路的噪声,采用了相关双采样(CDS)技术和斩波开关技术。仿真结果表明,采用这... 针对MEMS陀螺,基于四阶机电结合ΣΔ调制器技术设计了一款驱动数字闭环电路。其中电容/电压转换电路(C/V转换电路)采用了开关电容电路。为了降低C/V转换电路的噪声,采用了相关双采样(CDS)技术和斩波开关技术。仿真结果表明,采用这两项技术后,C/V转换电路的噪声在1~10kHz附近达到了约20zF/Hz。数字信号处理部分的时钟由锁相环路(PLL)提供,并且片上PLL对陀螺驱动模态谐振频率进行了倍频。采用0.18μmCMOS工艺制作设计的专用集成电路(ASIC)。实验结果表明,驱动闭环电路能够成功起振,电路输出信号的信噪比达到112dB,1h的稳定性达到2.08×10-4。 展开更多
关键词 MEMS陀螺 专用集成电路(asic) 驱动数字闭环 电容/电压转换 ΣΔ调制
在线阅读 下载PDF
一种可编程异构芯片设计方法应用于视频桥接
7
作者 王潘丰 蔡懿慈 《电子学报》 北大核心 2025年第1期72-83,共12页
随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FP... 随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FPGA)、图形处理器(Graphics Processing Unit,GPU)和专用集成电路(Application Specific Integrated Circuit,ASIC)等.但这种单一的电路模式难以同时满足低成本、超低功耗和小型化的要求,尤其是在移动显示领域.本文提出了一种新的异构体系架构,它将FPGA、微控制单元(MicroController Unit,MCU)、ASIC和存储器无缝集成到一个芯片中.该芯片不仅实现了小型化,而且具有低成本和低功耗的优势;更重要的是该款芯片可以支持不同接口和视频格式的桥接需求.针对不同算法的应用,本文给出了使用该芯片的评估方法和解决方案,为架构设计提供了依据.该芯片已成功在22 nm工艺流片,整体尺寸约为4 mm×4 mm,总功耗约为200 mW.它可以支持3840×2160分辨率和144 Hz刷新率的视频输入格式,1080×2340分辨率和90 Hz刷新率的视频输出格式.在实现同样视频桥接功能的应用时,本文所提芯片的面积和功耗均小于AMD芯片XC7K325T和Zynq Z7035的1/10.换而言之,针对此类场景的应用,本文方案在成本和功耗方面相比于传统商业FPGA有显著优化. 展开更多
关键词 异构架构 可编程 现场可编程门阵列(FPGA) 专用集成电路(asic) 视频桥接 低功耗
在线阅读 下载PDF
ASIC-PLC全数字式水轮机调速器 被引量:3
8
作者 金波 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2007年第4期570-573,共4页
为了提高水轮机调速器的可靠性,对全数字式水轮机调速器进行了研究,它以可编程控制器(PLC)为基础,结合专用集成电路技术(application specific integrated circuit,ASIC)进行测频和位移测量,同时采用一个全数字式的液压控制系统——数... 为了提高水轮机调速器的可靠性,对全数字式水轮机调速器进行了研究,它以可编程控制器(PLC)为基础,结合专用集成电路技术(application specific integrated circuit,ASIC)进行测频和位移测量,同时采用一个全数字式的液压控制系统——数字阀插装阀并联液压控制系统,从而构成一个真正的全数字式水轮机调速器,即从信号的采集到控制的输出全部实现了数字化.在水轮机调速器半物理仿真实验台上进行了实验.结果表明,它的控制性能良好,可以满足水轮机对调速器的要求. 展开更多
关键词 水轮机调速器 全数字式控制 液压控制系统 专用集成电路技术 可编程控制器
在线阅读 下载PDF
一种有权和计算ASIC的优化设计方法
9
作者 车德亮 赵宁 沈绪榜 《陕西师范大学学报(自然科学版)》 CAS CSCD 北大核心 2005年第S1期188-191,共4页
有权和计算是数字信号处理中一种基础的计算模式.为了实现有权和计算ASIC的AT2的优化,研究了一种优化有权和计算中加法次数的方法.实验结果表明,采用研究的优化设计方法后,低通滤波有权和计算的加法操作次数平均可降低24%.
关键词 有权和计算 数字信号处理 专用集成电路
在线阅读 下载PDF
无失真并行数据压缩的脉动阵列ASIC设计
10
作者 顾静 帅典勋 顾清 《电子学报》 EI CAS CSCD 北大核心 2000年第9期135-136,共2页
本文提出适用于无失真并行数据压缩的超大规模ASIC的逻辑电路设计 .与其他传统的串行或小规模并行无失真数据压缩的硬件或软件方法相比 ,本文的Systolic阵列结构有更好的并行性、实时性和普适性 .对ASIC的时序和功能进行的模拟验证 ,证... 本文提出适用于无失真并行数据压缩的超大规模ASIC的逻辑电路设计 .与其他传统的串行或小规模并行无失真数据压缩的硬件或软件方法相比 ,本文的Systolic阵列结构有更好的并行性、实时性和普适性 .对ASIC的时序和功能进行的模拟验证 ,证明了逻辑和电路设计的正确性和有效性 . 展开更多
关键词 数据压缩 遗传算法 asic 脉动阵列
在线阅读 下载PDF
一种基于FPGA的抗辐射加固星载ASIC设计方法 被引量:7
11
作者 常克武 王海涛 +1 位作者 张弓 汪路元 《航天器工程》 北大核心 2016年第4期74-80,共7页
针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键... 针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm^2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm^2/mg,满足空间应用的要求,具有很好的应用前景。 展开更多
关键词 专用集成电路 空间环境辐射 单粒子效应 设计流程
在线阅读 下载PDF
硅微陀螺仪高精度数字化相敏解调ASIC 被引量:2
12
作者 赵阳 夏国明 +1 位作者 施芹 裘安萍 《光学精密工程》 EI CAS CSCD 北大核心 2018年第9期2159-2168,共10页
为了抑制相敏解调引入的闪频(1/f)噪声,实现硅微陀螺仪的高精度片上数字化输出,设计了一种基于sigma-delta模数转换器的相敏解调ASIC。首先,提出了一种量化硅微陀螺仪驱动及检测载波信号的低闪频噪声数字化方案,建立了sigma-delta模数... 为了抑制相敏解调引入的闪频(1/f)噪声,实现硅微陀螺仪的高精度片上数字化输出,设计了一种基于sigma-delta模数转换器的相敏解调ASIC。首先,提出了一种量化硅微陀螺仪驱动及检测载波信号的低闪频噪声数字化方案,建立了sigma-delta模数转换器的系统级分析模型,并利用Simulink完成了基于谐振器级联前馈(CRFF)结构的三阶sigmadelta模数转换器系统级设计。其次,研究了sigma-delta模数转换器的电路级实现方法,在Cadence IC平台上完成了包括低噪声开关电容积分器、加法器及1bit高速量化器等模块的晶体管级电路设计与验证,并采用AMS 0.35μm工艺进行了流片。实验表明:该sigma-delta模数转换器具有三阶噪声整形功能,在硅微陀螺仪的工作频率处(6.4kHz)量化噪声小于200nV/Hz1/2,等效精度位数为12。硅微陀螺仪数字化输出角度随机游走0.012(°)/h1/2,Allan方差零偏不稳定性为0.34(°)/h,零偏稳定性(1σ)为0.94(°)/h,满足高精度硅微陀螺仪的数字化精度需求,并提高了整表集成度。 展开更多
关键词 硅微陀螺仪 专用集成电路 sigma-delta模数转换 相敏解调 闪频(1/f)噪声
在线阅读 下载PDF
一种硅微谐振式加速度计频率读出方法与ASIC实现 被引量:2
13
作者 赵广胜 夏国明 +2 位作者 裘安萍 施芹 赵阳 《半导体技术》 CAS 北大核心 2022年第4期307-312,331,共7页
针对硅微谐振式加速度计(SRA),提出了一种低噪声、低功耗、可集成的频率读出电路。频率读出电路主要基于Σ-Δ原理,实现了对量化噪声的调制与抑制,在0.1 Hz频率下实现了0.1Mhz/√Hz的频率测量水平。同时,专用集成电路(ASIC)实现了对加... 针对硅微谐振式加速度计(SRA),提出了一种低噪声、低功耗、可集成的频率读出电路。频率读出电路主要基于Σ-Δ原理,实现了对量化噪声的调制与抑制,在0.1 Hz频率下实现了0.1Mhz/√Hz的频率测量水平。同时,专用集成电路(ASIC)实现了对加速度测量中频率非线性的补偿,实现了在质量块正弦调制谐振梁情况下频率的零均值变化,解决了冲击和振动环境中非线性导致的加速度偏移问题。最后,ASIC以0.35μm CMOS工艺实现,并与前端模拟振荡电路集成,构成了完整的SRA单芯片测控系统。 展开更多
关键词 硅微谐振式加速度计(SRA) 频率读出 专用集成电路(asic) 低噪声 零均值
在线阅读 下载PDF
硅微陀螺仪低功耗数字相敏解调ASIC设计 被引量:2
14
作者 郑天涌 裘安萍 +1 位作者 夏国明 赵阳 《半导体技术》 CAS 北大核心 2022年第3期222-230,共9页
为了避免相敏解调引入的1/f噪声,同时进一步提高集成度、降低功耗,实现高精度硅微陀螺仪的全数字输出,设计了一种硅微陀螺仪数模单片集成电路。首先,针对已有的Σ-Δ模数转换器(ADC)交流量化方案,设计了一种基于数字滤波系统的信号链预... 为了避免相敏解调引入的1/f噪声,同时进一步提高集成度、降低功耗,实现高精度硅微陀螺仪的全数字输出,设计了一种硅微陀螺仪数模单片集成电路。首先,针对已有的Σ-Δ模数转换器(ADC)交流量化方案,设计了一种基于数字滤波系统的信号链预处理电路;其次,研究了数字滤波系统和乘法解调方案在有限版图面积中低功耗的硬件电路的实现方法,在IC设计平台上完成了包括前端信号链预处理电路、乘法解调模块、实时温度测量模块及串行接口(SPI)通信模块的设计与验证,并采用TSMC 0.35μm工艺进行了流片。实验结果表明,硅微陀螺仪输出零偏不稳定性为0.38°/h,角度随机游走为0.05°/h^(1/2),零偏稳定性为3.4°/h,数字部分功耗为15.8 mW。实现了高精度硅微陀螺仪的低功耗和低噪声的全数字正交解调输出,提高了硅微陀螺仪的集成度和实用性。 展开更多
关键词 硅微陀螺仪 专用集成电路(asic) 相敏解调 低功耗设计 1/f噪声
在线阅读 下载PDF
星载ASIC芯片单粒子效应检测及在轨翻转率预估 被引量:7
15
作者 汪波 王佳 +5 位作者 刘伟鑫 孔泽斌 刘相全 王昆黍 韦锡峰 周正 《半导体技术》 CAS 北大核心 2019年第9期728-734,共7页
为获得某星载专用集成电路(ASIC)控制运算芯片在轨单粒子翻转率,开展了不同线性能量传递(LET)值重离子辐照试验,并根据试验结果量化评估了该芯片抗单粒子翻转效应性能并获得了单粒子翻转截面。试验结果表明不带检错纠错(EDAC)功能的ASI... 为获得某星载专用集成电路(ASIC)控制运算芯片在轨单粒子翻转率,开展了不同线性能量传递(LET)值重离子辐照试验,并根据试验结果量化评估了该芯片抗单粒子翻转效应性能并获得了单粒子翻转截面。试验结果表明不带检错纠错(EDAC)功能的ASIC芯片静态随机存取存储器(SRAM)区单粒子翻转阈值低于1.7 MeV·cm2·mg-1,并随着重离子LET值增加,单粒子翻转位数迅速上升;带EDAC功能的ASIC芯片的单粒子翻转阈值为3.7 MeV·cm2·mg-1。根据试验获得的单粒子翻转截面,参考卫星飞行任务轨道参数和空间辐射环境计算得到了芯片在轨翻转率,无EDAC功能器件的在轨翻转率为1.29×10-6 bit-1·d-1,有EDAC功能器件为1.19×10-6 bit-1·d-1。分析结果表明经过辐射加固后,具有EDAC功能的ASIC控制运算芯片抗单粒子效应性能可以满足卫星在轨运行要求。 展开更多
关键词 专用集成电路(asic)芯片 单粒子翻转 在轨翻转率 检错纠错(EDAC) 辐射加固
在线阅读 下载PDF
低压光电式烟雾探测器ASIC设计
16
作者 赵海亮 刘伟吉 丁学欣 《半导体技术》 CAS CSCD 北大核心 2015年第5期364-368,393,共6页
基于0.25μm 5 V/12 V 1P3M高压BCD(BJT/CMOS/DMOS)工艺设计实现了一款独立式低压光电式烟雾探测器专用集成电路(ASIC)。分析了系统原理,重点设计了烟雾探测和DC-DC升压电路。其中,烟雾探测电路通过对光电流信号依次进行积分、6 bit... 基于0.25μm 5 V/12 V 1P3M高压BCD(BJT/CMOS/DMOS)工艺设计实现了一款独立式低压光电式烟雾探测器专用集成电路(ASIC)。分析了系统原理,重点设计了烟雾探测和DC-DC升压电路。其中,烟雾探测电路通过对光电流信号依次进行积分、6 bit ADC量化以及与限制值比较等处理来判断是否有烟雾,电路内部嵌入了多次可擦写(MTP)存储单元用于限制值的数字编程,提高了探测精度和终端产品的生产效率。DC-DC升压电路可将1.8~5.5 V的输入电压转换为3.3~12 V的输出电压,用于驱动蜂鸣器和LED等负载。测试结果显示,芯片的功能和性能指标达到设计要求,待机静态电流仅约0.6μA,对低至0.9 n A的输入光电流信号可进行有效探测。 展开更多
关键词 光电式 烟雾探测器 专用集成电路(asic) 数字调试 微功耗
在线阅读 下载PDF
小型化硅微谐振式加速度计的实现与性能测试 被引量:12
17
作者 赵健 施芹 +3 位作者 夏国明 裘安萍 吴志强 苏岩 《光学精密工程》 EI CAS CSCD 北大核心 2016年第8期1927-1933,共7页
设计了一款由微机电系统和专用集成电路构成的小型化硅微谐振式加速度计。该加速度计采用80μm厚SOI工艺加工微机电系统(MEMS)结构,采取真空封装技术降低结构噪声。首先,采用振荡信号作为自动增益控制电路中斩波器的控制信号,降低了闪... 设计了一款由微机电系统和专用集成电路构成的小型化硅微谐振式加速度计。该加速度计采用80μm厚SOI工艺加工微机电系统(MEMS)结构,采取真空封装技术降低结构噪声。首先,采用振荡信号作为自动增益控制电路中斩波器的控制信号,降低了闪变噪声且不会引入额外的功耗。其次,使用线性区工作的乘法器取代传统的吉尔伯特单元,通过大幅降低系统总体供电电压来降低功耗。最后,采用复位计数器进行频率数字转换,在所关心的带宽内抑制量化噪声。实验显示:该加速度计在达到±30 g线性量程的前提下,实现了2.5μg/√Hz的分辨率和1μg的零偏不稳定度。此外,为了减小电路自身发热引起的温度漂移,该样机的功耗被控制在3.5mW以内,系统集成后的尺寸约为45mm×30mm×20mm。基于所述技术,系统在体积、功耗和性能方面均有较大的提升。 展开更多
关键词 硅微谐振式加速度计 专用集成电路 SOI工艺 真空封装 小型化 低功耗
在线阅读 下载PDF
MPEG-2视频变长码解码VLSI设计 被引量:3
18
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页
提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 M... 提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 MP@ ML的实时解码,并为更复杂的应用提供了扩展的余地. 展开更多
关键词 MPEG-2 变长解码 视频解码 VLSI 设计
在线阅读 下载PDF
分组密码算法SM4的低复杂度实现 被引量:22
19
作者 王晨光 乔树山 黑勇 《计算机工程》 CAS CSCD 2013年第7期177-180,共4页
针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡。基于该架构设计SM4加解... 针对分组密码算法SM4中加解密算法与密钥扩展算法的相似性,提出一种将加解密模块与密钥扩展模块复用的基本架构,通过对具体实现结构的分析与选择,使控制逻辑复杂度、复用模块复杂度以及系统吞吐量之间得到权衡。基于该架构设计SM4加解密IP核,在现场可编程门阵列上占用的资源仅为传统设计的55%,基于SMIC 0.18μm数字CMOS工艺的综合结果显示,仅用0.079 mm2即可实现100 Mb/s的数据吞吐量。实验结果表明,该结构可以有效地降低SM4算法的实现复杂度。 展开更多
关键词 SM4算法 分组密码算法 低复杂度 硬件复用 现场可编程门阵列 特定用途集成电路实现
在线阅读 下载PDF
全数字伺服电机轴角转换单元建模与分析 被引量:6
20
作者 刘亚静 范瑜 吕刚 《中国电机工程学报》 EI CSCD 北大核心 2013年第3期148-154,4,共7页
基于跟踪法的磁编码器轴角转换单元具有抗干扰能力强,同时能得到角度和速度信号等优点;而专用集成电路具有并行性、灵活性和实时性高等优点。当采用专用集成电路(application specific integrated circuits,ASIC)设计全数字、纯硬件的... 基于跟踪法的磁编码器轴角转换单元具有抗干扰能力强,同时能得到角度和速度信号等优点;而专用集成电路具有并行性、灵活性和实时性高等优点。当采用专用集成电路(application specific integrated circuits,ASIC)设计全数字、纯硬件的轴角数字转换单元时,面临着系统和算法的结构选择、内部参数界确定以及字长选取等问题。该文利用数字坐标旋转机(coordinate rotational digital computer,CORDIC)算法来替代传统跟踪测角中的乘法器和数控振荡器,通过对XY通道和Z通道进行标定以及误差分析,将其等效为一个减法操作符,实现角度求差功能。在此基础上,分析内部的误差传播路径,并从稳定性和动态性能角度确定传播路径的界,从而建立全数字轴角转换单元的模型,最后利用FPGA分别实现了A/D位数为10位、12位和14位时的轴角转换单元。实验结果验证了该文所建模型的正确性及有效性。 展开更多
关键词 伺服电机 跟踪测角 磁编码器 轴角数字转换 数字旋转坐标机 专用集成电路
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部