期刊文献+
共找到628篇文章
< 1 2 32 >
每页显示 20 50 100
Overview of Energy-Efficient Successive-Approximation Analog-to-Digital Converters: State-of-the-Art and a Design Example 被引量:1
1
作者 Sheng-Gang Dong Xiao-Yang Wang +2 位作者 Hua Fan Jun-Feng Gao Qiang Li 《Journal of Electronic Science and Technology》 CAS 2013年第4期372-381,共10页
This paper makes a review of state-of-the- arts designs of successive-approximation register analog-to-digital converters (SAR ADCs). Methods and technique specifications are collected in view of innovative ideas. A... This paper makes a review of state-of-the- arts designs of successive-approximation register analog-to-digital converters (SAR ADCs). Methods and technique specifications are collected in view of innovative ideas. At the end of this paper, a design example is given to illustrate the procedure to design an SAR ADC. A new method, which extends the width of the internal clock, is also proposed to facilitate different sampling frequencies, which provides more time for the digital-to-analog convert (DAC) and comparator to settle. The 10 bit ADC is simulated in 0.13 μm CMOS process technology. The signal-to-noise and distortion ratio (SNDR) is 54.41 dB at a 10 MHz input with a 50 MS/s sampling rate, and the power is 330 μW. 展开更多
关键词 analog-to-digital converter asynchro-nous CLOCK review successive-approximation registeranalog-to-digital converters.
在线阅读 下载PDF
Effect of ionizing radiation on dual 8-bit analog-to-digital converters (AD9058) with various dose rates and bias conditions 被引量:1
2
作者 李兴冀 刘超铭 +2 位作者 孙中亮 肖立伊 何世禹 《Chinese Physics B》 SCIE EI CAS CSCD 2013年第9期629-633,共5页
The radiation effects on several properties (reference voltage, digital output logic voltage, and supply current) of dual 8-bit analog-to-digital (A/D) converters (AD9058) under various biased conditions are inv... The radiation effects on several properties (reference voltage, digital output logic voltage, and supply current) of dual 8-bit analog-to-digital (A/D) converters (AD9058) under various biased conditions are investigated in this paper. Gamma ray and 10-MeV proton irradiation are selected for a detailed evaluation and comparison. Based on the measurement results induced by the gamma ray with various dose rates, the devices exhibit enhanced low dose rate sensitivity (ELDRS) under zero and working bias conditions. Meanwhile, it is obvious that the ELDRS is more severe under the working bias condition than under the zero bias condition. The degradation of AD9058 does not display obvious ELDRS during 10-MeV proton irradiation with the selected flux. 展开更多
关键词 analog-to-digital converters enhanced low dose rate sensitivities (ELdRS) gamma ray and protonirradiation lower/high-dose rate
在线阅读 下载PDF
Novel Optical Analog-To-Digital Converter Based on Optical Time Division Multiplexing
3
作者 王晓东 孙雨南 +1 位作者 伍剑 崔芳 《Journal of Beijing Institute of Technology》 EI CAS 2003年第S1期58-61,共4页
A novel optical analog-to-digital converter based on optical time division multiplexing(OTDM) is described which uses electrooptic sampling and time-demultiplexing together with multiple electronic analog-to-digital c... A novel optical analog-to-digital converter based on optical time division multiplexing(OTDM) is described which uses electrooptic sampling and time-demultiplexing together with multiple electronic analog-to-digital converter(ADC). Compared with the previous scheme, the time-division multiplexer and the time-division demultiplexer are applied in the optical analog-to-digital converter(OADC) at the same time, the design of the OADC is simplified and the performance of the OADC based on time-division demultiplexer is improved. A core optical part of the system is demonstrated with a sample rate of 10 Gs/s. The signals in three channels are demultiplexed from the optical pulses.The result proves our scheme is feasible. 展开更多
关键词 OAdC(optical analog-to-digital converter) electrooptic sampling OTdM(optical time division multiplexing)
在线阅读 下载PDF
Ionizing radiation effect on 10-bit bipolar A/D converter
4
作者 CHEN Rui LU Wu +6 位作者 REN Diyuan ZHENG Yuzhan WANG Yiyuan FEI Wuxiong LI Maoshun LAN Bo CUI Jiangwei 《Nuclear Science and Techniques》 SCIE CAS CSCD 2010年第3期152-156,共5页
In this article,radiation effects and annealing characteristics of a bipolar analog-to-digital converter(ADC) are investigated in different biases and dose rates.The results show that ADC is sensitive to both the bias... In this article,radiation effects and annealing characteristics of a bipolar analog-to-digital converter(ADC) are investigated in different biases and dose rates.The results show that ADC is sensitive to both the bias and dose rate. Under high-dose-rate irradiation,the ADC functions well,while under low-dose-rate irradiation,the parameters of ADC change obviously at low dose level,and the damage is significant at zero bias.Combining the fringing field with the space charge model,the underlying mechanism for this response is discussed. 展开更多
关键词 数字转换器 辐射效应 双极性 电离辐射 低剂量率 AdC 退火特性 参数变化
在线阅读 下载PDF
一种前后台结合的Pipelined ADC校准技术
5
作者 薛颜 徐文荣 +2 位作者 于宗光 李琨 李加燊 《半导体技术》 CAS 北大核心 2025年第1期46-54,共9页
针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方... 针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方式,利用PN的统计特性校准增益误差。本校准技术在系统级建模和RTL级电路设计的基础上,实现了现场可编程门阵列(FPGA)验证并成功流片。测试结果显示,在1 GS/s采样速率下,校准精度为14 bit的Pipelined ADC的有效位数从9.30 bit提高到9.99 bit,信噪比提高约4 dB,无杂散动态范围提高9.5 dB,积分非线性(INL)降低约10 LSB。 展开更多
关键词 Pipelined模数转换器(AdC) 电容失配 增益误差 前台校准 后台校准
在线阅读 下载PDF
一种12位电压与电流组合型DAC设计
6
作者 桂伯正 黄嵩人 《电子与封装》 2025年第2期39-43,共5页
采用40 nm CMOS工艺设计了一款12位200 ksample/s低功耗数模转换器(DAC)芯片。结合建立速度和静态性能的设计指标,设计了“7+5”分段式电压与电流组合型结构和AB类输出缓冲器,在保证建立速度的条件下考虑到电阻的失配性,实现了良好的微... 采用40 nm CMOS工艺设计了一款12位200 ksample/s低功耗数模转换器(DAC)芯片。结合建立速度和静态性能的设计指标,设计了“7+5”分段式电压与电流组合型结构和AB类输出缓冲器,在保证建立速度的条件下考虑到电阻的失配性,实现了良好的微分非线性(DNL)和积分非线性(INL)特性。测试结果表明,在-40~125℃下,DNL<0.2 LSB,INL<2 LSB,DAC具有精度高、单调性好、负载能力强的特点。 展开更多
关键词 数模转换器 微分非线性 积分非线性 AB类输出缓冲器
在线阅读 下载PDF
一种应用于12 bit SAR ADC C-R混和式DAC
7
作者 谢海情 陈振华 +1 位作者 谷洪波 曹武 《电子设计工程》 2024年第12期113-117,共5页
针对ADC中功耗、精度与成本之间相互制约的问题,提出一种应用于12 bitSARADC的混合电容电阻型(C-R)DAC结构。高6位采用温度计编码的电容阵列结构;低6位选择电阻阵列结构。对电路进行非线性分析选取合理的元件尺寸。另外,采用非交叠时钟... 针对ADC中功耗、精度与成本之间相互制约的问题,提出一种应用于12 bitSARADC的混合电容电阻型(C-R)DAC结构。高6位采用温度计编码的电容阵列结构;低6位选择电阻阵列结构。对电路进行非线性分析选取合理的元件尺寸。另外,采用非交叠时钟电路作为开关控制时序,避免开关切换时引起瞬态毛刺导致电容电荷泄露。基于GSMC 95 nm工艺,完成电路、版图设计与仿真,并完成流片测试,DAC版图总面积为317.2μm×262.5μm,流片测试结果表明,DNL的范围为-0.38~+0.44 LSB,INL的范围为-0.73~+0.4 LSB,满足12位ADC的设计要求。 展开更多
关键词 数模转换器 逐次逼近型 电容电阻结构 温度计编码
在线阅读 下载PDF
一种具有1~128倍可变增益放大器的低功耗Sigma⁃Delta ADC 被引量:1
8
作者 聂勇 吴旦昱 +2 位作者 王丹丹 唐朝 吴霖真 《半导体技术》 CAS 北大核心 2024年第5期476-482,共7页
为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB... 为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB的量化误差;使用优化的反馈电路,减小了电容失配引入的误差;PGA采用轨到轨的运放电路拓扑,增大了整个芯片的电压适应范围。基于180 nm CMOS工艺对该ADC进行了设计和流片。测试结果表明:该Sigma⁃Delta ADC在采样频率512 kHz、过采样率(OSR)为256时,峰值信噪谐波失真比(SNDR)和有效位数(ENOB)分别为75.29 dB和12.21 bit,芯片功耗仅为0.92 mW。芯片能在2.3~5.5 V宽电源电压范围内正常工作,可实现最大128 V/V的增益。适用于小型传感器的信号测量应用,可以满足小型传感器低功耗、高精度的需求。 展开更多
关键词 模数转换器(AdC) 全差分开关电容器 Sigma⁃delta调制器 1.5 bit量化 低功耗 可编程增益放大器(PGA)
在线阅读 下载PDF
一种16位110 dB无杂散动态范围的低功耗SAR ADC
9
作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页
该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多
关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器
在线阅读 下载PDF
基于DAC阵列的光交叉芯片控制驱动系统
10
作者 欧阳傲奇 吕昕雨 +5 位作者 许馨如 曾国宴 尹悦鑫 李丰军 张大明 郜峰利 《吉林大学学报(信息科学版)》 CAS 2024年第2期232-241,共10页
为标定光交叉芯片驱动电压,控制光交叉芯片实现光路由功能,提出并搭建了基于多通道DAC(Digital to Analog Converter)阵列的控制驱动电路系统。系统主要由控制系统模块、多路驱动电路模块及上位机控制模块构成。控制电路和驱动电路具有... 为标定光交叉芯片驱动电压,控制光交叉芯片实现光路由功能,提出并搭建了基于多通道DAC(Digital to Analog Converter)阵列的控制驱动电路系统。系统主要由控制系统模块、多路驱动电路模块及上位机控制模块构成。控制电路和驱动电路具有调校简单、可双极性输出、输出路数多、加电精确度较高的特点,解决了当前驱动电路工作繁琐、加电极性单一、加电路数少、精度差的问题。上位机控制模块除了可控制驱动电路施加控制电压外,还可接收来自数据采集装置采集到的光功率信号作为控制驱动系统的反馈信号。通过分析控制电压与光功率之间的关系,可得到最佳的光交叉芯片控制驱动电压。系统测试实验结果表明,该系统能提供高精确度的双极性驱动电压,有效地对光交叉芯片进行驱动。可在较短的时间内标定出光开关的控制电压,完全可以满足有源光交叉芯片控制中对驱动电压的需求。该系统在光交叉芯片控制方面具有一定的应用价值。 展开更多
关键词 光交叉芯片 dAC阵列 双极性电压 电路系统 反馈控制
在线阅读 下载PDF
基于VHDL-AMS的模数转换器辐射效应建模与仿真方法
11
作者 梁博 刘锦辉 +3 位作者 张晓鹏 谭雯丹 张馨丹 刘刚 《电子学报》 EI CAS CSCD 北大核心 2024年第8期2706-2717,共12页
模数转换器(Analog-to-Digital Converter,ADC)是连接模拟信号域与数字信号域的关键器件,而现有研究缺乏ADC辐照效应建模的相关内容.为满足大型模数混合信号系统辐照效应建模仿真的需要,本文提出了建立具有辐照效应的ADC行为级模型的方... 模数转换器(Analog-to-Digital Converter,ADC)是连接模拟信号域与数字信号域的关键器件,而现有研究缺乏ADC辐照效应建模的相关内容.为满足大型模数混合信号系统辐照效应建模仿真的需要,本文提出了建立具有辐照效应的ADC行为级模型的方法.首先根据ADC的工作原理将其拆解为不同的通用模块,使用模拟和混合信号硬件描述语言(Very High speed integrated circuit hardware Description Language for Analog and Mixed Signals,VHDL-AMS)建立了各模块的行为级模型.接着根据基本原理将各模块动态组合为未辐照情况下基本的ADC模型.对于ADC的辐照效应,通过开展辐照试验,测量了ADC芯片HWD7710和SAD9434受总剂量(Total Ionizing Dose,TID)效应和中子辐射(Neutron Radiation,NR)效应影响的工作参数,并利用最小二乘法拟合获得ADC的工作参数与辐照剂量的关系式.最后根据辐照关系式,在基本模型上添加辐照参数模块,并建立两种不同结构ADC的TID与NR模型.通过仿真结果与试验数据对比,验证了所建ADC辐射效应模型的普适性和精度.模型的静态参数仿真结果与试验结果的相对偏差在5%以内,证明该方法支持对不同ADC及不同辐射效应进行辐照效应模型建模. 展开更多
关键词 模数转换器 建模方法 总剂量效应 中子辐射效应 静态参数 动态参数
在线阅读 下载PDF
高精度低功耗噪声整形SAR ADC设计
12
作者 赵壮 付云浩 +2 位作者 谷艳雪 常玉春 殷景志 《吉林大学学报(信息科学版)》 CAS 2024年第2期226-231,共6页
针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损... 针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损积分优点的同时具有良好噪声整形效果。设计了一款分辨率为16 bit、采样率为2 Ms/s的混合架构噪声整形SAR ADC。仿真结果表明,在125 kHz带宽、过采样比为8时,实现了高信号与噪声失真比(SNDR(Signal to Noise and Distortion Ratio)为91.1 dB)、高精度(14.84 bit)和低功耗(285μW)的性能。 展开更多
关键词 逐次逼近型模数转换器 噪声整形SAR AdC 高精度 低功耗
在线阅读 下载PDF
单极性ADC静态参数的测试方法
13
作者 朱清 韦凯 陶青平 《电子技术应用》 2024年第2期60-64,共5页
模数转换器(ADC)的静态指标包括微分非线性(DNL)和积分非线性(INL),测量静态参数的主要方法为码密度直方图法。传统的码密度直方图法对输入正弦波的幅值的计算精度有较高的要求,提出了一种基于码密度直方图的归一化处理的平台方案。根... 模数转换器(ADC)的静态指标包括微分非线性(DNL)和积分非线性(INL),测量静态参数的主要方法为码密度直方图法。传统的码密度直方图法对输入正弦波的幅值的计算精度有较高的要求,提出了一种基于码密度直方图的归一化处理的平台方案。根据测试要求,选取符合要求的测试激励幅值输入,从而对归一化处理后的方案有效性进行验证。实验结果表明进行归一化处理降低了正弦波幅值的变化对于码密度直方图法的影响,提高了码密度直方图法测试的稳定性。 展开更多
关键词 模数转换器 微分非线性(dNL) 积分非线性(INL) 码密度直方图 归一化
在线阅读 下载PDF
基于FPGA的多片ADC同步设计与实现
14
作者 张彤 张金凤 +1 位作者 孟爱权 雷刚 《火控雷达技术》 2024年第1期72-75,91,共5页
本文通过利用模数转换器的测试模式可实现对多片ADC高速采集系统的同步设计。该设计方案,可保证相控阵雷达多通道的相位一致性,确保方位和俯仰角度测量的准确性。通过外部模拟信号源对该系统进行功能测试,并通过Matlab对测试结果进行分... 本文通过利用模数转换器的测试模式可实现对多片ADC高速采集系统的同步设计。该设计方案,可保证相控阵雷达多通道的相位一致性,确保方位和俯仰角度测量的准确性。通过外部模拟信号源对该系统进行功能测试,并通过Matlab对测试结果进行分析,确定通道间的相位关系,对该设计方案的功能性及稳定性进行了验证。 展开更多
关键词 模数转换器 多片同步 FPGA 和差测角
在线阅读 下载PDF
基于FPGA与AD/DA的JESD204B协议通信与控制模块设计 被引量:2
15
作者 叶胜衣 宋刚杰 张诚 《电子与封装》 2024年第4期42-48,共7页
为了完成高速射频信号的采集与发射,设计了基于FPGA、模数转换器AD9680与数模转换器AD9144电路的通信与控制模块。硬件设计主要包含前端设计、时钟设计、控制部分设计。软件部分则详细阐述了程序结构、模块设计以及程序执行流程。为兼... 为了完成高速射频信号的采集与发射,设计了基于FPGA、模数转换器AD9680与数模转换器AD9144电路的通信与控制模块。硬件设计主要包含前端设计、时钟设计、控制部分设计。软件部分则详细阐述了程序结构、模块设计以及程序执行流程。为兼容各种不同的AD/DA芯片且便于移植复用,所有数据处理以及寄存器配置都在FPGA的处理系统(PS)部分完成,在可编程逻辑(PL)部分完成与PS以及外设的数据交互与存储。该软件整体可视作一个软件封装IP。使用FPGA为主控芯片与AD/DA完成10 Gbit/s的线速率JESD204B链路通信,并以2 GSa/s的转换速率进行数据采集与发射,验证了设计的正确性。 展开更多
关键词 射频电路 模数转换器 FPGA JESd204B接口 ddR3
在线阅读 下载PDF
基于先进CMOS工艺的多通道Gbps LVDS接收器
16
作者 赵达 沈丹丹 +3 位作者 王亚军 杨亮 桂江华 邵健 《电子技术应用》 2024年第5期24-29,共6页
在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自... 在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自适应LVDS接收器。通过采用数据时钟恢复技术产生一个多相位的采样时钟,并结合ADC的测试模式来确认每一个通道的采样相位,能够自动对每一个通道的延时分别进行调整,以达到对齐各通道采样相位点,保证数据正确采集的目的。最后,基于先进CMOS工艺进行了接收器的设计、仿真、后端设计实现和流片测试,仿真和流片后的板级测试结果均表明该接收器能够对通道延迟进行自动调节以对齐采样相位,且最大的采样相位调节范围为±3 bit,信噪比大于65 dB,满足了设计要求和应用需求。 展开更多
关键词 模数转换器 多通道LVdS 锁相环 时钟数据恢复
在线阅读 下载PDF
一种具有纹波消除技术的10 bit SAR ADC
17
作者 李硕 蔡孟冶 姜岩峰 《半导体技术》 CAS 北大核心 2024年第4期350-359,共10页
逐次逼近寄存器模数转换器(SAR ADC)在逐次逼近的过程中,电容的切换会使参考电压上出现参考纹波噪声,该噪声会影响比较器的判定,进而输出错误的比较结果。针对该问题,基于CMOS 0.5μm工艺,设计了一种具有纹波消除技术的10 bit SAR ADC... 逐次逼近寄存器模数转换器(SAR ADC)在逐次逼近的过程中,电容的切换会使参考电压上出现参考纹波噪声,该噪声会影响比较器的判定,进而输出错误的比较结果。针对该问题,基于CMOS 0.5μm工艺,设计了一种具有纹波消除技术的10 bit SAR ADC。通过增加纹波至比较器输入端的额外路径,将参考纹波满摆幅输入至比较器中;同时设计了消除数模转换器(DAC)模块,对参考纹波进行采样和输入,通过反转纹波噪声的极性,消除参考纹波对ADC输出的影响。该设计将信噪比(SNR)提高到56.75 dB,将有效位数(ENOB)提升到9.14 bit,将积分非线性(INL)从-1~5 LSB降低到-0.2~0.3 LSB,将微分非线性(DNL)从-3~4 LSB降低到-0.5~0.5 LSB。 展开更多
关键词 模数转换器(AdC) 参考纹波消除 信噪比(SNR) 有效位数(ENOB) 积分非线性(INL) 微分非线性(dNL)
在线阅读 下载PDF
应用于24G雷达芯片系统的12 bit 50 MS/s SAR ADC
18
作者 张鸣 陈磊 +1 位作者 郑喜鹏 郝建娇 《电子设计工程》 2024年第12期65-70,共6页
针对24G雷达芯片的设计需要,设计了一款12 bit、采样率为50 MS/s的逐次逼近型模数转换器(SARADC)。整体架构采用全差分形式,采用改进型的分裂式电容阵列,提高CDAC的建立速度。同时,采用二进制重组权重的冗余校正算法,进一步提高系统线... 针对24G雷达芯片的设计需要,设计了一款12 bit、采样率为50 MS/s的逐次逼近型模数转换器(SARADC)。整体架构采用全差分形式,采用改进型的分裂式电容阵列,提高CDAC的建立速度。同时,采用二进制重组权重的冗余校正算法,进一步提高系统线性度。利用优化的Strong-arm比较器结构,与异步时序配合,提高ADC的工作速度。电路采用SMIC 40 nmCMOS工艺进行设计,后仿真结果表明,在电源电压为1.1 V,采样率为50 MS/s下,输入信号频率约为5 MHz的正弦信号,无杂散动态范围为80.6 dBc,信噪失真比为71.5 dB,有效位数能够达到11.58 bit。 展开更多
关键词 逐次逼近型模数转换器 分裂式电容阵列 二进制重组权重 冗余 异步时序
在线阅读 下载PDF
应用于5.8 GHz雷达中的12 bit SAR ADC
19
作者 郑喜鹏 陈磊 +1 位作者 伍振环 邢蕾 《电子设计工程》 2024年第13期93-98,共6页
为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的... 为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的容忍能力,可以带来ADC性能上的提升。系统采用上极板采样,可以在采样周期结束的瞬间就开始逐位比较过程,省去了采用底极板采样第一拍CDAC建立的过程,提高了转换速度,相对于底极板采样也节省了一定的开关功耗。后仿结果表明,模拟输入20 kHz差分中频信号,在500 kHz采样频率,3.3 V电源电压下,ADC的有效位数为11.56 bit,SNR为71.04 dB,SFDR为80.37 dBc,功耗约为2 mW。 展开更多
关键词 逐次逼近型模数转换器 上极板采样 冗余结构 单调电容开关时序
在线阅读 下载PDF
一种集成IIR滤波的三阶噪声整形逐次逼近ADC设计
20
作者 佟星元 孙鼎宇 辛昕 《西安邮电大学学报》 2024年第4期57-66,共10页
针对经典噪声整形(Noise-Shaping,NS)无源逐次逼近型(Successive Approximation Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)精度较低问题,提出了一种动态放大器与无限冲激响应(Infinite Impulse Response,IIR)滤波器级... 针对经典噪声整形(Noise-Shaping,NS)无源逐次逼近型(Successive Approximation Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)精度较低问题,提出了一种动态放大器与无限冲激响应(Infinite Impulse Response,IIR)滤波器级联的三阶NS-SAR ADC设计方法。利用动态放大器增益和IIR滤波器积分来补偿余量电压损失,以提高NS-SAR ADC的精度。同时,采用基于浮动反相器的放大器(Floating Inverter Amplifier,FIA)提高ADC的稳健性。基于0.18μm互补金属-氧化物-半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺进行设计,实验结果表明,设计的ADC在考虑工艺-电压-温度波动的情况下,以10 bits电路结构实现了大于4.3 bits的有效位数提升;在1.8 V电源电压、2 kS/s采样速率和8倍过采样率条件下,信噪失真比为88.2 dB,功耗为1.05μW,能效优值为168.9 dB。与经典NS-SAR ADC设计相比,所提设计实现了较高的ADC精度。 展开更多
关键词 模数转换器 噪声整形 动态放大器 无限冲激响应滤波器 余量电压
在线阅读 下载PDF
上一页 1 2 32 下一页 到第
使用帮助 返回顶部