低功耗三输入AND/XOR门的设计 被引量：11

1

作者 梁浩 夏银水 +1 位作者 钱利波 黄春蕾 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2015年第5期940-945,共6页

三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在... 三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在55nm CMOS工艺下,对所设计电路进行原理图和版图设计;然后对版图进行寄生参数提取,并在不同工艺角下与基于典型级联结构的电路进行后仿真分析和比较.实验结果表明,在典型工艺角下,所提出的电路的面积、功耗和功耗延迟积的改进最高分别达到18.79%,26.67%与31.25%. 展开更多

关键词 AND/xor门 Reed-Muller逻辑 低功耗 功耗延迟积

在线阅读 下载PDF 职称材料

基于量子遗传算法的XOR/AND电路功耗和面积优化 被引量：1

2

作者 汪鹏君 吴文晋 +2 位作者 张小颖 王伶俐 陈耀武 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2009年第11期1982-1987,共6页

通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数... 通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数衡量电路面积,利用染色体编码、适应度函数构造和量子旋转门调整等方法,有效实现了功耗和面积的折中.将提出算法与遍历算法和整体退火遗传算法进行比较,结果表明该算法高效、稳定、收敛速度快.对较大规模电路的测试结果表明,该算法的优化结果与极性为零时的XOR/AND电路相比,功耗和面积平均节省了81.7%和54.7%. 展开更多

关键词 量子遗传算法 xor/AND 逻辑展开式 单输出电路 功耗和面积优化

在线阅读 下载PDF 职称材料

三输入高性能AND/XOR复合门电路设计 被引量：1

3

作者 黄春蕾 王伦耀 +1 位作者 梁浩 夏银水 《浙江大学学报（理学版）》 CAS CSCD 北大核心 2015年第3期310-315,共6页

针对现有"与/异或"(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结... 针对现有"与/异或"(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结构信号路径长的不足,进而提高了电路性能.在55nm的CMOS技术工艺和PTM多种工艺下,经过HSPICE模拟和Cadence提取版图的后仿真,显示所设计的电路具有正确的逻辑功能,相较于采用门电路级联而成的AND/XOR电路,本电路在不同负载、频率和PVT组合等情况下的延时、功耗和功耗延迟积(PDP)都得到了明显改善. 展开更多

关键词 与/异或 混合CMOS逻辑 多轨结构 功耗延迟积 晶体管级

在线阅读 下载PDF 职称材料

全光异或逻辑门技术 被引量：10

4

作者 叶小华 张民 叶培大 《激光与红外》 CAS CSCD 北大核心 2007年第7期601-604,共4页

文中对现有的全光异或逻辑门方案作了一个概括,比较了基于半导体光放大器(SOA)的各种设计,特别是带有干涉结构的技术方案。

关键词 全光异或逻辑 半导体光放大器 对比度

在线阅读 下载PDF 职称材料

QD-SOA的四波混频及DPSK信号的异或逻辑研究 被引量：2

5

作者 张丽梅 王智 +3 位作者 刘岚岚 孙振超 王甫 刘英峰 《红外与激光工程》 EI CSCD 北大核心 2014年第12期4072-4077,共6页

采用有限差分方法对量子点半导体光放大器(QD-SOA)中的四波混频(FWM)现象进行了研究。通过仿真计算,分析了多个参数对四波混频效率的影响。增强泵浦光功率、增大QD-SOA的长度以及注入电流,四波混频效率明显增大。增大探测光功率以及泵... 采用有限差分方法对量子点半导体光放大器(QD-SOA)中的四波混频(FWM)现象进行了研究。通过仿真计算,分析了多个参数对四波混频效率的影响。增强泵浦光功率、增大QD-SOA的长度以及注入电流,四波混频效率明显增大。增大探测光功率以及泵浦光和探测光的波长间隔,四波混频效率均降低。基于四波混频效应实现了差分相移键控信号的异或逻辑操作,模拟得到了异或逻辑的时域和频域输出结果。在多个波长位置同时实现了异或逻辑,并对32比特的序列异或操作进行了仿真研究,得到了异或逻辑的时序结果及眼图。 展开更多

关键词 量子点半导体光放大器 四波混频 异或逻辑 DPSK

在线阅读 下载PDF 职称材料

扩展Toffoli门及其在多输出电路设计中的应用 被引量：1

6

作者 张小颖 王伶俐 +1 位作者 吴文晋 汪鹏君 《计算机工程与应用》 CSCD 北大核心 2009年第2期88-91,共4页

用量子计算电路实现布尔逻辑运算是发展量子计算的一个重要目标。提出了量子扩展Toffoli门,及其在实现多输出逻辑电路中的转换算法。该算法将传统PLA文件的SOP积项转换到实现等价逻辑功能的量子Toffoli积项,能够用量子扩展Toffoli门实... 用量子计算电路实现布尔逻辑运算是发展量子计算的一个重要目标。提出了量子扩展Toffoli门,及其在实现多输出逻辑电路中的转换算法。该算法将传统PLA文件的SOP积项转换到实现等价逻辑功能的量子Toffoli积项,能够用量子扩展Toffoli门实现。通过MCNC基准电路的测试结果表明,与经典PLA描述相比,用扩展Toffoli门能够更有效地描述多输出逻辑函数。 展开更多

关键词 量子计算 扩展Toffoli门 与/异或逻辑 可编程逻辑阵列

在线阅读 下载PDF 职称材料

基于半导体光放大器的超高速全光异或门 被引量：1

7

作者 娄淑琴 王里 鹿文亮 《红外与激光工程》 EI CSCD 北大核心 2012年第12期3291-3297,共7页

传统的基于半导体放大器的全光异或逻辑门,由于受SOA中长载流子寿命引起码型效应的影响,其工作速率的提升受到了限制。提出了一种基于MZI和体材料SOA中交叉增益调制的全光逻辑异或门的工作速率提升的实现方案。通过增加MZI两臂上SOA的... 传统的基于半导体放大器的全光异或逻辑门,由于受SOA中长载流子寿命引起码型效应的影响,其工作速率的提升受到了限制。提出了一种基于MZI和体材料SOA中交叉增益调制的全光逻辑异或门的工作速率提升的实现方案。通过增加MZI两臂上SOA的长度和提高入射直流探测光功率,增强了直流探测光和数据光在较长的SOA中的相互作用,以减小超高速工作状态下SOA中的载流子寿命,提升体材料SOA的工作速率,实现超高速XOR逻辑功能。研究表明,入射直流探测光功率的提升、SOA长度的增加、数据光峰值功率的提高及数据光脉宽的减少,可使XOR逻辑门的输出信号质量得到明显的提升,使全光异或逻辑门的工作速率可望达到1 Tb/s。 展开更多

关键词 半导体光放大器 全光异或逻辑门 马克曾德干涉仪 交叉增益调制

在线阅读 下载PDF 职称材料

基于“异或”门的组合逻辑化简CAD

8

作者 王爱学 李春生 +1 位作者 文必龙 王东 《大庆石油学院学报》 EI CAS 北大核心 1997年第4期53-56,共4页

“异或”门电路目前已作为基本门电路使用，但组合逻辑电路ＣＡＤ大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简ＣＡＤ发展了传统的设计方法，把“异或”门作为基本逻辑门，研究出计算机自动逻辑... “异或”门电路目前已作为基本门电路使用，但组合逻辑电路ＣＡＤ大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简ＣＡＤ发展了传统的设计方法，把“异或”门作为基本逻辑门，研究出计算机自动逻辑设计的实用方法。对于某些逻辑设计，进一步简化了电路，使电路成本降低，可靠性提高，同时减少了门电路的级数，提高了电路的工作速度。 展开更多

关键词 组合逻辑电路 门电路 异或门电路 CAD

在线阅读 下载PDF 职称材料

降维e_j图及其应用

9

作者 潘伟珍 《兰州理工大学学报》 CAS 北大核心 2007年第5期93-95,共3页

提出降维ej图的概念,讨论获得降维ej图的代数方法和图形方法.提出基于降维ej图的逻辑函数在混合极性下的化简规则,并通过化简实例验证化简方法的有效性.降维ej图的引入压缩了ej图的规模,从而扩大了ej图的使用范围.

关键词 降维ej图 减-异或式 逻辑函数化简

在线阅读 下载PDF 职称材料

低功耗异或同或电路的设计研究 被引量：4

10

作者 兰景宏 王芳 +1 位作者 吉利久 贾嵩 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2006年第3期380-384,共5页

提出了2种传输管实现的新型低功耗异或门结构,UPPL(UnsymmetricalPushPullPassTransistorLogic)结构和CPPL(ComplementaryPushPullPassTransistorLogic)结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅... 提出了2种传输管实现的新型低功耗异或门结构,UPPL(UnsymmetricalPushPullPassTransistorLogic)结构和CPPL(ComplementaryPushPullPassTransistorLogic)结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅电压。对新结构在0.18μm工艺1.8V电压下进行了hspice仿真,与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较。UPPL结构和CPPL结构与2003年MohamedElgamel提出的最新设计相比,空负载时,功耗延迟乘积项分别有61.0%和58.4%的降低;扇出为3时,分别有25.3%和45.3%的降低。 展开更多

关键词 低功耗 布尔逻辑 异或门 界或同或逻辑 传输门实现

在线阅读 下载PDF 职称材料

坐标逻辑异或滤波器融合密钥图的多图像一次填充无损加密算法

11

作者 高彦卿 《科学技术与工程》 北大核心 2014年第16期119-128,共10页

为了使图像加密系统能够利用一个密钥可同时对多个图像完成一次填充加密,提出了坐标逻辑异或滤波器(CLFXOR-coordinate logic filter-XOR)耦合密钥图的多图像一次填充无损加密算法;并构建了"初步加密—密文分块—密文滤波"的... 为了使图像加密系统能够利用一个密钥可同时对多个图像完成一次填充加密,提出了坐标逻辑异或滤波器(CLFXOR-coordinate logic filter-XOR)耦合密钥图的多图像一次填充无损加密算法;并构建了"初步加密—密文分块—密文滤波"的新机制。引入图像检索规则,并联合与明文图像相同尺寸的密钥图,完成一次填充加密。将CLF-XOR引入到图像中,过滤明文像素坐标,得到了密钥图;并设计压缩XML密钥生成器,得到XML密钥;耦合元胞自动机的时空直方图,构造人工图像,得到图像描述符;并定义了密钥图与明文的融合规则,获取密文;将密文分块,再次利用CLF-XOR过滤每个密文块,产生最终密文。实验结果显示该算法具有优异的加密质量,计算效率高;可对多个明文同步完成一次填充加密;并具有很强的抗明文-密文攻击性能。 展开更多

关键词 坐标逻辑异或滤波器 元胞自动机 一次填充 图像检索 图像描述符 密钥图

在线阅读 下载PDF 职称材料

二维光子晶体全光异或门的设计及研究 被引量：3

12

作者 张晓金 梁龙学 +1 位作者 吴小所 韩根亮 《发光学报》 EI CAS CSCD 北大核心 2018年第12期1772-1777,共6页

分析了二维光子晶体马赫-曾德尔干涉仪的传输特性,将二维光子晶体波导、环形腔和马赫-曾德尔干涉仪有效结合,提出了一种基于二维光子晶体马赫-曾德尔干涉仪的异或门设计。用平面波展开法分析二维光子晶体能带结构,并用时域有限差分法验... 分析了二维光子晶体马赫-曾德尔干涉仪的传输特性,将二维光子晶体波导、环形腔和马赫-曾德尔干涉仪有效结合,提出了一种基于二维光子晶体马赫-曾德尔干涉仪的异或门设计。用平面波展开法分析二维光子晶体能带结构,并用时域有限差分法验证光信号在该器件中的电场稳态分布。结果表明,该结构能够实现异或逻辑,且具有高逻辑对比度7. 88 d B,快速响应周期0. 388 ps和高传输速率7. 87 Tbit/s;并且该器件结构尺寸仅为13μm×14μm,易于集成。该异或逻辑结构中引入了二维光子晶体马赫-曾德尔干涉仪,使得光子晶体逻辑门结构的设计更加多样,并为二维光子晶体半加器与全加器的设计提供了基础,具有重要的研究意义。 展开更多

关键词 硅基光学 异或逻辑门 平面波展开法 时域有限差分法

在线阅读 下载PDF 职称材料

基于双逻辑门级图形表示的功耗优化技术 被引量：3

13

作者 马雪娇 厉琼莹 +1 位作者 张骏立 夏银水 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第3期509-518,共10页

针对现有基于传统布尔逻辑进行逻辑级功耗优化的局限性,提出逻辑函数基于传统布尔逻辑和Reed-Muller逻辑的双逻辑门级图形表示的功耗优化方法.首先在逻辑级采用简化有序二叉决策图实现逻辑函数的双逻辑表示;然后通过代数分解和布尔分解... 针对现有基于传统布尔逻辑进行逻辑级功耗优化的局限性,提出逻辑函数基于传统布尔逻辑和Reed-Muller逻辑的双逻辑门级图形表示的功耗优化方法.首先在逻辑级采用简化有序二叉决策图实现逻辑函数的双逻辑表示;然后通过代数分解和布尔分解获得双逻辑门级表示,进而基于功耗成本估算进行门级功耗优化;最后实现变量级和门级的两层次的优化方法.与学术界著名的ABC和工业界最先进的工具Design Compile(DC)进行比较的实验结果表明,该方法均具有一定的优势. 展开更多

关键词 双逻辑 AND/xor门 Reed-Muller逻辑 低功耗

在线阅读 下载PDF 职称材料

AXIG及其基于双逻辑的面积优化 被引量：1

14

作者 赵思思 夏银水 +1 位作者 张骏立 厉琼莹 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第7期1380-1388,共9页

针对逻辑函数基于单一的传统布尔逻辑(TB逻辑)进行逻辑优化的局限性,提出基于TB逻辑和Reed-Muller逻辑(RM逻辑)的双逻辑图形表示的面积优化方法.首先将逻辑函数表示成以"与"、"异或"、"非"为运算集的AXIG... 针对逻辑函数基于单一的传统布尔逻辑(TB逻辑)进行逻辑优化的局限性,提出基于TB逻辑和Reed-Muller逻辑(RM逻辑)的双逻辑图形表示的面积优化方法.首先将逻辑函数表示成以"与"、"异或"、"非"为运算集的AXIG(AND/XOR/INV graph),得到逻辑函数的双逻辑图形表示;然后将所得到的AXIG划分成适合TB逻辑和适合RM逻辑的2部分分别进行逻辑优化;最终实现逻辑函数的面积优化.实验结果表明,该方法优于已有的逻辑综合方法. 展开更多

关键词 Reed-Muller逻辑 与异或非图 分解 面积优化

在线阅读 下载PDF 职称材料

基于XMG的乘法器电路等价性验证算法

15

作者 朱柏成 储著飞 +2 位作者 潘鸿洋 王伦耀 夏银水 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2024年第3期443-451,共9页

组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分,随着算术电路在现代计算机系统中的占比逐渐增大,传统的等价性验证算法在验证多比特算术电路,尤其是乘法器电路时面临挑战.对此,提出一种基于XOR-Majority Graph(XMG)逻... 组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分,随着算术电路在现代计算机系统中的占比逐渐增大,传统的等价性验证算法在验证多比特算术电路,尤其是乘法器电路时面临挑战.对此,提出一种基于XOR-Majority Graph(XMG)逻辑表示的组合电路等价性验证算法.首先将2个待验证电路构建成的联接(Miter)电路进行XMG逻辑重写;然后在等价性一致的前提下对XMG的节点个数和逻辑深度进行逻辑重写优化;最后调用布尔可满足性(SAT)求解器和仿真器进行验证,得到最终等价性验证结果.实验结果表明,与ABC,Lingeling等工具相比,所提算法在验证时间上实现了平均489倍、最高1472倍的加速. 展开更多

关键词 逻辑综合 等价性验证 乘法器电路 异或-多数逻辑图

在线阅读 下载PDF 职称材料

基于忆阻器的组合逻辑电路设计 被引量：1

16

作者 姬超 李拓 +1 位作者 邹晓峰 张璐 《半导体技术》 CAS 北大核心 2022年第8期649-659,共11页

基于忆阻器的数字逻辑电路为探索先进的计算体系结构开辟了新的途径。在多种基于忆阻器的逻辑设计方法中,忆阻器比例逻辑(MRL)可以与传统CMOS工艺兼容制备出基本的门电路元件。简化了CMOS结构,仅单独使用NMOS管与忆阻器级联可以实现各... 基于忆阻器的数字逻辑电路为探索先进的计算体系结构开辟了新的途径。在多种基于忆阻器的逻辑设计方法中,忆阻器比例逻辑(MRL)可以与传统CMOS工艺兼容制备出基本的门电路元件。简化了CMOS结构,仅单独使用NMOS管与忆阻器级联可以实现各种逻辑门单元。随后根据所提出的方案设计了编码器、解码器、全加器、乘法器等,并使用LTspice软件进行信号仿真,模拟结果与真值表完全一致。与传统的逻辑电路进行比较,该设计方案大量节省了元件数量,并且部分电路设计不需要为晶体管提供额外的独立电源,因此应用在更复杂的电路中可以大大节省芯片集成面积,为传统集成电路技术提供了一种有前途的替代方案。 展开更多

关键词 忆阻器 组合逻辑 LTspice仿真 异或门 全加器

在线阅读 下载PDF 职称材料

基于L-ESOP约简的量子线性电路逻辑综合算法 被引量：2

17

作者 卫丽华 朱鹏程 管致锦 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2018年第8期1579-1588,共10页

为生成在门数指标上近最优的量子线性电路,提出一种基于L-ESOP表达式约简的量子线性电路逻辑综合算法.首先通过异或运算逐步将量子线性电路每个输出的L-ESOP表达式约简成fi=xi的恒等函数形式,算法执行过程中的每次异或运算均对应一个CNO... 为生成在门数指标上近最优的量子线性电路,提出一种基于L-ESOP表达式约简的量子线性电路逻辑综合算法.首先通过异或运算逐步将量子线性电路每个输出的L-ESOP表达式约简成fi=xi的恒等函数形式,算法执行过程中的每次异或运算均对应一个CNOT门,将这些CNOT门逆序排列便得到结果电路;为进一步降低门数,提出3种前瞻性启发式规则,将这些规则分别应用于算法的3个不同阶段,以最大幅度地减少后续异或操作次数为衡量指标选择算法相应阶段参与异或运算的L-ESOP表达式.实验结果表明,文中算法在综合量子线性电路时所需的CNOT门数少于其他算法,且这种优势随着线路数的增加越发明显,在生成100线电路时所需的平均门数较其他算法降低了21.69%;另外,该算法可在多项式时间内完成,在生成100线电路时平均耗时仅用71.55 ms. 展开更多

关键词 量子线性电路 逻辑综合算法 异或操作 线性乘积项异或和表达式 表达式约简 前瞻性启发式规则

在线阅读 下载PDF 职称材料

自联想映射存储器——一种新的非线性人工神经网络存储器模型

18

作者 马福昌 秦建敏 《太原理工大学学报》 CAS 1999年第3期267-270,共4页

提出了一种基于图论理论的新的非线性人工神经网络存储器模型—自联想映射存储器。该存储器借助一种特殊的矩阵逻辑异或（ＸＯＲ）运算和存储器结构，可以实现大容量信息的动态存储和自联想记忆功能，具有结构简单，存储容量大和良好的... 提出了一种基于图论理论的新的非线性人工神经网络存储器模型—自联想映射存储器。该存储器借助一种特殊的矩阵逻辑异或（ＸＯＲ）运算和存储器结构，可以实现大容量信息的动态存储和自联想记忆功能，具有结构简单，存储容量大和良好的动态特性，是一种理想的实时计算机信息处理系统信息存储器。 展开更多

关键词 联想记忆 非线性 存储器 神经网络 联想存储器

在线阅读 下载PDF 职称材料