期刊文献+
共找到85篇文章
< 1 2 5 >
每页显示 20 50 100
Reduced bit low power VLSI architectures for motion estimation
1
作者 Shahrukh Agha Shahid Khan +1 位作者 Shahzad Malik Raja Riaz 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2013年第3期382-399,共18页
Low power and real time very large scale integration (VLSI) architectures of motion estimation (ME) algorithms for mobile devices and applications are presented. The power reduction is achieved by devising a novel... Low power and real time very large scale integration (VLSI) architectures of motion estimation (ME) algorithms for mobile devices and applications are presented. The power reduction is achieved by devising a novel correction recovery mechanism based on algorithms which allow the use of reduced bit sum of absolute difference (RBSAD) metric for calculating matching error and conversion to full resolution sum of absolute difference (SAD) metric whenever necessary. Parallel and pipelined architectures for high throughput of full search ME corresponding to both the full resolution SAD and the generalized RBSAD algorithm are synthe- sized using Xilinx Synthesis Tools (XST), where the ME designs based on reduced bit (RB) algorithms demonstrate the reduction in power consumption up to 45% and/or the reduction in area up to 38%. 展开更多
关键词 motion estimation (ME) very large scale integration (vlsi reduced bit sum of absolute difference (RBSAD).
在线阅读 下载PDF
一种双三次插值实时超分辨率VLSI设计 被引量:3
2
作者 张思言 杜周南 +2 位作者 任一心 邓涛 唐曦 《西南大学学报(自然科学版)》 CAS CSCD 北大核心 2024年第4期202-212,共11页
视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提... 视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提高算法的性能和能耗,实现实时的视频超分辨率.设计了一种基于FPGA的高效高速双三次线性插值超大规模集成电路(Very Large Scale Integration Circuit,VLSI)架构,可用于4倍实时视频超分辨率.该FPGA架构解决了实现双三次插值过程中所需的复杂内存访问模式的问题,并提出了一种基于乒乓操作的数据重排硬件设计,将算法输出的特定顺序数据重新以行为主进行排列,使得硬件能够直接或较为简单地对接HDMI等视频接口.此外,采用状态机、流水线等方式降低设计功耗和减少时序违例,使得整个硬件设计可以更高频率运行.本研究在Zynq-7020 FPGA上实现了硬件架构,能够实时将qHD(960×540)的视频超采样为UHD(3840×2160)高清视频.实验结果表明,该硬件设计只需缓存1行图像像素,延迟仅为9.6μs,帧率达到192.9 Hz,成功实现实时处理.游戏图像数据集的测试结果表明,该设计峰值信噪比最高可达35.67 dB,结构相似度达到96.3%. 展开更多
关键词 双三次插值 实时超分辨率 现场可编程逻辑门阵列 超大规模集成电路
在线阅读 下载PDF
Study on the System Design of Multiple Expert Systems Integrated Decision Support System
3
作者 Wang, Zongjun 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 1993年第1期74-81,共8页
There has been an increasing interest in integrating decision support systems (DSS) and expert systems (ES) to provide decision makers a more accessible, productive and domain-independent information and computing env... There has been an increasing interest in integrating decision support systems (DSS) and expert systems (ES) to provide decision makers a more accessible, productive and domain-independent information and computing environment. This paper is aimed at designing a multiple expert systems integrated decision support system (MESIDSS) to enhance decision makers' ability in more complex cases. The basic framework, management system of multiple ESs, and functions of MESIDSS are presented. The applications of MESIDSS in large-scale decision making processes are discussed from the following aspects of problem decomposing, dynamic combination of multiple ESs, link of multiple bases and decision coordinating. Finally, a summary and some ideas for the future are presented. 展开更多
关键词 Computational methods Computer architecture Database systems Expert systems Information management Knowledge based systems large scale systems Logic design Systems analysis User interfaces
在线阅读 下载PDF
在VLSI制造中基于辅助图形的灰度光刻形成三维结构
4
作者 王雷 张雪 王辉 《半导体技术》 CAS 北大核心 2024年第9期832-837,共6页
半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造... 半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造成本过高,无法被直接应用于超大规模集成电路制造。提出了一种基于辅助图形的灰度光刻技术,通过辅助图形而非传统灰度光刻调整光源或透过介质的方法来调整光强分布,并结合光刻胶筛选方法,实现了仅通过调整单一光刻工艺模块,就使现有超大规模集成电路制造工艺生产线可低成本地兼容三维结构器件制造。制作了三维结构的微电子机械系统(MEMS)运动传感器,从而验证了所提出工艺的可行性。 展开更多
关键词 超越摩尔定律 超大规模集成电路(vlsi)制造 灰度光刻 辅助图形 微电子机械系统(MEMS) 分立器件
在线阅读 下载PDF
一种改进的低成本自适应双三次插值算法及VLSI实现 被引量:17
5
作者 庞志勇 谭洪舟 陈弟虎 《自动化学报》 EI CSCD 北大核心 2013年第4期407-417,共11页
提出了一种新型图像缩放算法,由自适应锐化滤波器和双三次插值组成.锐化滤波器减轻了双三次插值产生的模糊效应,自适应技术进一步提升了图像缩放质量.为了减少运算量,提出前置滤波和后置滤波技术.与其他几种算法相比较,本文的算法在主... 提出了一种新型图像缩放算法,由自适应锐化滤波器和双三次插值组成.锐化滤波器减轻了双三次插值产生的模糊效应,自适应技术进一步提升了图像缩放质量.为了减少运算量,提出前置滤波和后置滤波技术.与其他几种算法相比较,本文的算法在主观和客观评价方面都明显胜出.为了实现实时低成本设计,提出了一种该算法的流水线超大规模集成电路(Very large scale integration,VLSI)架构.在现场可编程逻辑器件(Field-programmable gate array,FPGA)上实现,占用695个逻辑单元(Logic elements,LEs),时钟频率达到165MHz,减少了36.8%逻辑单元,图像质量平均峰值信噪比(Peak signal-to-noise ratio,PSNR)提升了1.5dB. 展开更多
关键词 双三次插值 图像缩放 拉普拉斯变换 自适应 超大规模集成电路 现场可编程逻辑器件
在线阅读 下载PDF
HEVC帧内预测Planar和DC模式的VLSI架构设计与实现 被引量:3
6
作者 周巍 黄晓东 +2 位作者 朱洪翔 郭龙 张仁鹏 《计算机工程与应用》 CSCD 北大核心 2015年第8期160-164,共5页
在研究新一代高性能视频编码标准(HEVC)帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存... 在研究新一代高性能视频编码标准(HEVC)帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存器累加架构;针对DC模式,设计了一种基于算法的分割处理架构。实验结果表明,所设计的架构在TSMC180 nm的工艺下最高频率为350 MHz,面积合计为68.1 kgate,能够实现对4∶2∶0格式7 680×4 320@30 f/s视频序列的实时编码,最高工作频率可以达到23.4 MHz。 展开更多
关键词 高性能视频编码标准(HEVC) 帧内预测 planar模式 DC模式 超大规模集成电路(vlsi)架构设计
在线阅读 下载PDF
MPEG-2运动补偿的VLSI设计 被引量:4
7
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期903-906,共4页
基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA... 基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的 展开更多
关键词 运动补偿 MPEG-2 设计 运动图像压缩 vlsi
在线阅读 下载PDF
基于3DES的跳频序列族构造方法的VLSI实现 被引量:1
8
作者 李赞 蔡觉平 +1 位作者 金力军 常义林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第4期501-504,580,共5页
基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族... 基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz~24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中. 展开更多
关键词 分组密码 跳频序列 VHDL(VHSIC Hardware Description Language) vlsi(Very large scale integrated circuits)
在线阅读 下载PDF
VLSI中高性能X结构多层总体布线器 被引量:4
9
作者 刘耿耿 庄震 +1 位作者 郭文忠 陈国龙 《自动化学报》 EI CSCD 北大核心 2020年第1期79-93,共15页
X结构带来物理设计诸多性能的提高,该结构的引入和多层工艺的普及,使得总体布线算法更复杂.为此,在XGRouter布线器的基础上,本文设计了三种有效的加强策略,包括:1)增加新类型的布线方式;2)粒子群优化(Particle swarm optimization,PSO)... X结构带来物理设计诸多性能的提高,该结构的引入和多层工艺的普及,使得总体布线算法更复杂.为此,在XGRouter布线器的基础上,本文设计了三种有效的加强策略,包括:1)增加新类型的布线方式;2)粒子群优化(Particle swarm optimization,PSO)算法与基于新布线代价的迷宫布线的结合;3)初始阶段中预布线容量的缩减策略,继而引入了多层布线模型,简化了XGRouter的整数线性规划模型,最终构建了一种高性能的X结构多层总体布线器,称为ML-XGRouter.在标准测试电路的仿真实验结果表明,ML-XGRouter相对其他各类总体布线器,在多层总体布线中最重要的优化目标|溢出数和线长总代价两个指标上均取得最佳. 展开更多
关键词 X结构 多层布线 超大规模集成电路 总体布线 粒子群优化
在线阅读 下载PDF
MPEG-2视频反量化和IDCT的VLSI设计 被引量:6
10
作者 惠新标 叶楠 郑志航 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期193-196,共4页
反量化(IQ)和反离散余弦变换(IDCT)是MPEG-2 中恢复帧内编码系数或差分系数的重要手段.设计了用于MPEG-2 MP@ ML视频解码超大规模集成电路(VLSI)的IQ 和IDCT电路结构,采用VHDL进行描述并... 反量化(IQ)和反离散余弦变换(IDCT)是MPEG-2 中恢复帧内编码系数或差分系数的重要手段.设计了用于MPEG-2 MP@ ML视频解码超大规模集成电路(VLSI)的IQ 和IDCT电路结构,采用VHDL进行描述并通过模拟得以验证.采用全硬件实现的方法,并针对性地提出了相应的硬件电路结构设计,减少了电路规模以适应MPEG-2MP@ ML视频较大的数据量,达到了实时解码的目的. 展开更多
关键词 MPEG-2 反量化 视频信号 vlsi IDCT 设计
在线阅读 下载PDF
一种VLSI剖分系统的研究与实现 被引量:3
11
作者 冷明 孙凌宇 郁松年 《计算机工程与应用》 CSCD 北大核心 2010年第3期62-66,共5页
基于多水平方法,设计并实现了一种VLSI剖分系统(Multilevel-based VLSI Partitioner,MVP)。介绍了MVP系统的结构框图、处理流程及模块功能。MVP系统的多水平剖分程序引入图核到粗化阶段,谱图论到初始剖分阶段,群智能到投影优化阶段,得... 基于多水平方法,设计并实现了一种VLSI剖分系统(Multilevel-based VLSI Partitioner,MVP)。介绍了MVP系统的结构框图、处理流程及模块功能。MVP系统的多水平剖分程序引入图核到粗化阶段,谱图论到初始剖分阶段,群智能到投影优化阶段,得到了无向赋权图更优的剖分。MVP系统特点体现在VLSI线网到无向赋权图的转换,避免了剖分算法直接在VLSI线网上进行剖分,提高了VLSI剖分的效率。实验及分析表明MVP系统的多水平剖分程序能找到更优的图剖分,以及MVP系统找到比现有技术更优的VLSI剖分,提高了VLSI剖分的性能。 展开更多
关键词 多水平方法 超大规模集成电路 剖分 电子设计自动化 无向赋权图
在线阅读 下载PDF
基于张力微调和线长驱动的宏单元布局器
12
作者 朱彦臻 严浩鹏 +1 位作者 蔡述庭 高鹏 《电子与信息学报》 北大核心 2025年第7期2396-2404,共9页
随着重用方法学被引入到超大规模集成电路设计中,宏单元的使用率大幅提高。宏单元与标准单元之间巨大的尺寸差异给电路布局器带来了严峻的挑战。该文提出并实现了基于张力微调和线长驱动的宏单元布局器WIMPlace。该文方法结合了基于权... 随着重用方法学被引入到超大规模集成电路设计中,宏单元的使用率大幅提高。宏单元与标准单元之间巨大的尺寸差异给电路布局器带来了严峻的挑战。该文提出并实现了基于张力微调和线长驱动的宏单元布局器WIMPlace。该文方法结合了基于权重的分割方法和受液体表面张力原理启发的宏单元微调技术,以实现有效的宏放置。WIMPlace算法采用4步流程:预处理、预布局、宏微调和宏合法化,并在其中宏微调阶段合理利用标准单元密度和线长函数进行优化。该文采用DREAMPlace2.0布局工具作为后端布局器,并在现代混合尺寸(MMS)测试集上进行实验。实验结果表明,与学术界领先的混合尺寸布局器ePlace-MS和最新的DREAMPlace4.0结果相比,在总共16个案例中的15个中,该文所提的WIMPlace算法都实现了最短的线长(HPWL),这表明该文方法在优化线长方面非常有效。 展开更多
关键词 超大规模集成电路 布图规划 宏布局 混合尺寸布局 迭代布局
在线阅读 下载PDF
MPEG-2视频变长码解码VLSI设计 被引量:3
13
作者 惠新标 郑志航 叶楠 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1111-1113,共3页
提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 M... 提出了一个MPEG2 视频解码中变长码解码的VLSI设计.采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了MPEG2 MP@ ML的实时解码,并为更复杂的应用提供了扩展的余地. 展开更多
关键词 MPEG-2 变长解码 视频解码 vlsi 设计
在线阅读 下载PDF
素域上椭圆曲线密码IP的高效VLSI实现 被引量:4
14
作者 朱华 周玉洁 《计算机工程》 CAS CSCD 北大核心 2008年第16期165-167,共3页
基于素域上的椭圆曲线密码算法,提出一种新型ECC IP的VLSI设计,采用层次化方法,新的点运算策略和改进的Montgomery模乘器,实现了ECC点标量乘、倍点和点加减运算并支持RSA功能。应用NIST推荐的256 bit和521 bit椭圆曲线,每秒分别能运行12... 基于素域上的椭圆曲线密码算法,提出一种新型ECC IP的VLSI设计,采用层次化方法,新的点运算策略和改进的Montgomery模乘器,实现了ECC点标量乘、倍点和点加减运算并支持RSA功能。应用NIST推荐的256 bit和521 bit椭圆曲线,每秒分别能运行120次和18次的点乘运算。设计通过了ASIC综合和FPGA验证。 展开更多
关键词 椭圆曲线密码 素域 超大规模集成电路 MONTGOMERY模乘
在线阅读 下载PDF
JPEG2000全并行位平面编码器的VLSI设计验证 被引量:2
15
作者 刘文松 朱恩 +2 位作者 王健 徐龙涛 黄宁 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2011年第6期1132-1136,共5页
研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位... 研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9Mcoefficient/sec的处理能力,可满足现有图像实时处理要求. 展开更多
关键词 JPEG2000 位平面编码 通道并行 位平面并行 vlsi
在线阅读 下载PDF
并行可配置的HEVC熵编码的VLSI结构 被引量:4
16
作者 路伟 余宁梅 +1 位作者 南江涵 王冬芳 《计算机工程与应用》 CSCD 2014年第3期121-124,144,共5页
提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算... 提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算效率的同时,平衡了VLSI设计中面积过大的问题。在SMIC 0.13μm工艺库下,进行了逻辑综合,系统总门数为16.2 K,片上存储为20.8 KB。在时钟频率300 MHz下,可处理3 840×2 160@30 frame/s的视频序列。 展开更多
关键词 基于上下文模型的二进制算术编码 高效视频编码技术 可配置 超大规模集成电路
在线阅读 下载PDF
访存带宽最小化的H.264整像素运动估计VLSI结构 被引量:1
17
作者 李东晓 郑伟 张明 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2007年第8期1341-1347,共7页
面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连... 面向H.264/AVC整像素运动估计,提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构.通过在片上最大化重用参考像素,使外存访问带宽得到了最小化,每个参考像素只需访存一次.通过分布式内存映射和图像边界的假想连接,使参考像素的搬运过程规则、高效.处理器单元(PE)结构简单,PE阵列以单指令多数据流(SIMD)方式工作,数据通信采用脉动方式,计算部件的利用效率为100%.搜索过程没有空泡,每拍处理一个搜索点,支持7种可变尺寸分块,同时完成41个分块的绝对差之和(SAD)的计算与比较.给出了参数化的结构设计描述.针对标准清晰度数字电视(SDTV)应用,设计实现了一个具体的结构,采用Faraday0.18μm CMOS标准单元工艺库,逻辑门数为151×103门,关键路径时延为3.86 ns,片上缓存为23.75 kB,访存I/O引脚数为8 bit.在216 MHz钟频下,实时支持SDTV 720×576@30fps,搜索范围为[-32,32]×[-16,16],2个参考图像,访存带宽为24.9 MB/s. 展开更多
关键词 H.264/AVC 运动估计 vlsi结构 数据重用 访存带宽
在线阅读 下载PDF
面向VLSI实现三角函数求解算法 被引量:3
18
作者 石晶林 韩月秋 《北京理工大学学报》 EI CAS CSCD 1999年第6期714-716,共3页
目的 研究面向超大规模集成电路 ( VL SI)实现三角函数求解算法及其电路结构的实现 .方法 首先采用坐标旋转数字计算法推导求解三角函数的有效算法 ,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法 .结果与结论 得... 目的 研究面向超大规模集成电路 ( VL SI)实现三角函数求解算法及其电路结构的实现 .方法 首先采用坐标旋转数字计算法推导求解三角函数的有效算法 ,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法 .结果与结论 得到了电路结构形式简单 ,易于实现且能对任意角度的三角函数进行计算而不需查表的倍角计算法 ,同时也得到了改进的 CORDIC三角函数求解算法以及实现算法的 VL SI阵列结构 。 展开更多
关键词 三角函数 CORDIC算法 VLSD 电路结构
在线阅读 下载PDF
高性能二维9/7离散小波变换VLSI结构
19
作者 宋有才 韩波 +2 位作者 王诗兵 谭拂晓 赵正平 《计算机工程与应用》 CSCD 2014年第20期187-191,共5页
为了降低二维小波变换中的存储消耗并同时提高电路处理速度,提出了一种二维并行的VLSI结构。通过充分挖掘二维变换中行变换和列变换之间的关系,优化了行变换核和列变换核的并行数据扫描输入方式,将9/7小波变换的中间存储降低至4N。同时... 为了降低二维小波变换中的存储消耗并同时提高电路处理速度,提出了一种二维并行的VLSI结构。通过充分挖掘二维变换中行变换和列变换之间的关系,优化了行变换核和列变换核的并行数据扫描输入方式,将9/7小波变换的中间存储降低至4N。同时,采用基于翻转格式的流水线技术,将电路的关键路径缩短至一级乘法器延时,有效地提高了电路处理速度,并通过伸缩电路合并的优化方法将乘法器个数降低至10个,从而有效地减少了硬件资源消耗。 展开更多
关键词 离散小波变换 超大规模集成(vlsi)结构 并行扫描 翻转格式
在线阅读 下载PDF
视觉假体高阶调制解调系统VLSI优化设计
20
作者 杨媛 彭凯 +1 位作者 吕磊 高勇 《计算机工程》 CAS CSCD 2014年第10期281-286,291,共7页
视觉假体中无线能量传输效率和无线数据传输速率随着信号载频频率增大而减小。为此,提出将16DAPSK高阶调制解调技术应用于视觉假体中。分析16DAPSK在视觉假体中的应用优势,给出16DAPSK超大规模集成电路(VLSI)算法和硬件结构。结合滤波... 视觉假体中无线能量传输效率和无线数据传输速率随着信号载频频率增大而减小。为此,提出将16DAPSK高阶调制解调技术应用于视觉假体中。分析16DAPSK在视觉假体中的应用优势,给出16DAPSK超大规模集成电路(VLSI)算法和硬件结构。结合滤波器系数对称、简化的RAG算法图等实现电路的VLSI优化设计。基于DE4平台完成系统硬件验证、数据传输速率、能量传输效率分析与实验。结果表明,系统工作正确,采用16DAPSK技术可简化电路解调硬件结构,解决信道延迟的不定性问题,提高视觉假体应用的可靠性。VLSI优化后的硬件资源减少57%,体积减小,提高了视觉假体临床应用的可行性。较传统低阶调制技术,16DAPSK高阶调制在较高的数据传输速率下,载波频率的降低提高了能量传输效率,解决了能量与数据传输效率矛盾的问题。 展开更多
关键词 16DAPSK技术 视觉假体 超大规模集成电路 光幻视 能量效率
在线阅读 下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部